インテルのみ表示可能 — GUID: ose1524537911723
Ixiasoft
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて
2. High Bandwidth Memoryの概要
3. インテル® Stratix® 10 HBM2のアーキテクチャー
4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPの作成とパラメーター化
5. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのインターフェイス
7. High Bandwidth Memory (HBM2) Interface Intel FPGA IP Controllerのパフォーマンス
8. High Bandwidth Memory (HBM2) Interface Intel FPGA IPユーザーガイドのアーカイブ
9. High Bandwidth Memory (HBM2) Interface Intel FPGA IPユーザーガイドの改訂履歴
4.2.1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのGeneralパラメーター
4.2.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのFPGA I/Oパラメーター
4.2.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのControllerパラメーター
4.2.4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのDiagnosticパラメーター
4.2.5. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのExample Designsパラメーター
5.1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのデザイン例
5.2. ModelSim* およびQuesta* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.3. Synopsys VCS* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.4. Riviera-PRO* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.5. Cadence NCSim*によるHigh Bandwidth Memory (HBM2) Interface FPGA IPのシミュレーション
5.6. Cadence Xcelium* Parallel SimulatorによるHigh Bandwidth Memory (HBM2) Interface FPGA IPのシミュレーション
5.7. 高効率のためのHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.8. ユーザー・プロジェクトでインスタンス化されたHigh Bandwidth Memory (HBM2) Interface IPのシミュレーション
7.1. High Bandwidth Memory (HBM2) DRAMの帯域幅
7.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IP HBM2 IPの効率
7.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのレイテンシー
7.4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのタイミング
7.5. High Bandwidth Memory (HBM2) Interface Inte FPGA IP DRAM温度の読み取り
インテルのみ表示可能 — GUID: ose1524537911723
Ixiasoft
6.2.7. サイドバンドAPBインターフェイス
サイドバンドAPBインターフェイスにより、ユーザーロジックでのリフレッシュ・コマンドの発行や、コントローラー・ステータス信号に対するアクセスの提供が可能になります。各HBM2チャネルには1つのAPBインターフェイスがあります。
ポート名 | 幅 | 入力/出力 | 説明 |
---|---|---|---|
ur_paddr | 16 | 入力 | APBアドレスバスです。APBアドレスバスを使用してMMRレジスタースペースにアクセスし、特定のユーザー要求コマンドを発行できます。 |
ur_psel | 1 | 入力 | Selectです。ユーザー・インターフェイスでは、この信号を生成し、チャネルAPBインターフェイスが選択されていることとデータ転送が必要であることを示します。各HBM2チャネルAPBインターフェイスにはPSEL信号があり、この信号はHIGHに固定できます。 |
ur_penable | 1 | 入力 | Enableです。この信号ではAPB転送の開始を示します。 |
ur_pwrite | 1 | 入力 | Write/Read Accessです。この信号がHIGHの場合、APB書き込みアクセスを示します。この信号がLOWの場合、APB読み出しアクセスを示します。 |
ur_pwdata | 16 | 入力 | Write Dataです。この信号が、書き込みサイクル中にユーザーロジックによって駆動されるのは、PWRITEがHIGHのときです。 |
ur_pstrb | 2 | 入力 | Write Strobe (Byte Enable) です。この信号では、書き込み転送中に更新するバイトレーンを示します。1つの書き込みストローブが書き込みデータバスの8ビットごとにあります。HBM2コントローラーへの書き込み転送では、バイトイネーブルをアクティブにする必要があります。したがって、2'b11に駆動させてください。書き込みストローブは、読み出し転送中はアクティブにしないでください。 |
ur_prready | 1 | 出力 | Readyです。この信号では、読み出しまたは書き込みトランザクションの完了を示します。 |
ur_prdata | 16 | 出力 | Read Dataです。読み出しデータバスでは、有用なHBM2コントローラー情報およびステータス信号を提供します。 |