インテルのみ表示可能 — GUID: fuc1523065950148
Ixiasoft
1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPについて
2. High Bandwidth Memoryの概要
3. インテル® Stratix® 10 HBM2のアーキテクチャー
4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPの作成とパラメーター化
5. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
6. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのインターフェイス
7. High Bandwidth Memory (HBM2) Interface Intel FPGA IP Controllerのパフォーマンス
8. High Bandwidth Memory (HBM2) Interface Intel FPGA IPユーザーガイドのアーカイブ
9. High Bandwidth Memory (HBM2) Interface Intel FPGA IPユーザーガイドの改訂履歴
4.2.1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのGeneralパラメーター
4.2.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのFPGA I/Oパラメーター
4.2.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのControllerパラメーター
4.2.4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのDiagnosticパラメーター
4.2.5. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのExample Designsパラメーター
5.1. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのデザイン例
5.2. ModelSim* およびQuesta* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.3. Synopsys VCS* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.4. Riviera-PRO* によるHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.5. Cadence NCSim*によるHigh Bandwidth Memory (HBM2) Interface FPGA IPのシミュレーション
5.6. Cadence Xcelium* Parallel SimulatorによるHigh Bandwidth Memory (HBM2) Interface FPGA IPのシミュレーション
5.7. 高効率のためのHigh Bandwidth Memory (HBM2) Interface Intel FPGA IPのシミュレーション
5.8. ユーザー・プロジェクトでインスタンス化されたHigh Bandwidth Memory (HBM2) Interface IPのシミュレーション
7.1. High Bandwidth Memory (HBM2) DRAMの帯域幅
7.2. High Bandwidth Memory (HBM2) Interface Intel FPGA IP HBM2 IPの効率
7.3. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのレイテンシー
7.4. High Bandwidth Memory (HBM2) Interface Intel FPGA IPのタイミング
7.5. High Bandwidth Memory (HBM2) Interface Inte FPGA IP DRAM温度の読み取り
インテルのみ表示可能 — GUID: fuc1523065950148
Ixiasoft
6.2.4. メモリー・インターフェイス信号
次のHBM2メモリー信号の駆動は、UIBSSを介してHBM2コントローラーにより行われます。この信号の駆動は不要です。この信号は、トップレベルで提供され、正常なコンパイルが行われます。
信号 | 入力/出力 | 幅 | 概要 |
---|---|---|---|
Cattrip | 入力 | 1 | 各HBM2インターフェイスに共通のHBM2信号です。この信号は、デザインのトップレベルに引き出してください。この信号の駆動は不要です。また、未接続のままにしておくことができます。 これらの信号は、プラットフォーム・デザイナーで m2u_bridge という名前のコンジットにグループ化されます。また、エクスポートする必要があります。 |
TEMP | 入力 | 3 | |
Wso | 入力 | 8 | |
reset_n | 出力 | 1 | |
Wrst_n | 出力 | 1 | |
Wrck | 出力 | 1 | |
Shiftwr | 出力 | 1 | |
Capturewr | 出力 | 1 | |
Selectwir | 出力 | 1 | |
Wsi | 出力 | 1 | |
Ck_t | 出力 | 1 | HBM2チャネルごとのHBM2信号です。この信号の駆動は不要です。また、未接続のままにしておくことができます。 これらの信号は、プラットフォーム・デザイナーで mem_x という名前のコンジットにグループ化されます。このコンジットは未接続のままにして、mem_x 接続されていないという警告メッセージは無視する必要があります 。 |
Ck_c | 出力 | 1 | |
cke | 出力 | 1 | |
C | 出力 | 8 | |
R | 出力 | 6 | |
Dq | 入出力 | 128 | |
Dm | 入出力 | 16 | |
Dbi | 入出力 | 16 | |
Par | 入出力 | 4 | |
Derr | 入出力 | 4 | |
Rdqs_t | 入力 | 4 | |
Rdqs_c | 入力 | 4 | |
Wdqs_t | 出力 | 4 | |
Wdqs_c | 出力 | 4 | |
Rd | 入出力 | 8 | |
Rr | 出力 | 1 | |
Rc | 出力 | 1 | |
Aerr | 入力 | 1 |