インテルのみ表示可能 — GUID: zts1537465255345
Ixiasoft
4.3.1. Low Latency 100G Ethernet Intel FPGA IPコアのプリアンブル処理
4.3.2. IPコアによる厳密SFDチェック
4.3.3. Low Latency 100G Ethernet Intel FPGA IPコアのFCS (CRC-32) の除去
4.3.4. Low Latency 100G Ethernet Intel FPGA IPコアのCRCチェック
4.3.5. Low Latency 100G Ethernet Intel FPGA IPコアの不正形式パケット処理
4.3.6. RXのCRC転送
4.3.7. パケット間ギャップ
4.3.8. RX PCS
4.3.9. RX RSFEC
7.8.1. AN/LT Sequencer Config
7.8.2. AN/LT Sequencer Status
7.8.3. Auto Negotiation Configレジスター1
7.8.4. Auto Negotiation Configレジスター2
7.8.5. Auto Negotiation Statusレジスター
7.8.6. Auto Negotiation Configレジスター3
7.8.7. Auto Negotiation Configレジスター4
7.8.8. Auto Negotiation Configレジスター5
Auto Negotiation Configレジスター5のフィールド
7.8.9. Auto Negotiation Configレジスター6
7.8.10. Auto Negotiation Statusレジスター1
7.8.11. Auto Negotiation Statusレジスター2
7.8.12. Auto Negotiation Statusレジスター3
7.8.13. Auto Negotiation Statusレジスター4
7.8.14. Auto Negotiation Statusレジスター5
7.8.15. Link Training Configレジスター1
7.8.16. Link Training Configレジスター2
7.8.17. Link Training Statusレジスター1
7.8.18. レーン0のLink Training Configレジスター
7.8.19. レーン0のLink Training Frame Contents
7.8.20. レーン0のLocal Transceiver TX EQ 1 Settings
7.8.21. レーン0のLocal Transceiver TX EQ 2 Settings
7.8.22. ローカル・リンク・トレーニングのパラメーター
7.8.23. レーン1のLink Training Configレジスター
7.8.24. レーン1のLink Training Frame Contents
7.8.25. レーン1のLocal Transceiver TX EQ 1 Settings
7.8.26. レーン1のLocal Transceiver TX EQ 2 Settings
7.8.27. レーン2のLink Training Configレジスター
7.8.28. レーン2のLink Training Frame Contents
7.8.29. レーン2のLocal Transceiver TX EQ 1 Settings
7.8.30. レーン2のLocal Transceiver TX EQ 2 Settings
7.8.31. レーン3のLink Training Configレジスター
7.8.32. レーン3のLink Training Frame Contents
7.8.33. レーン3のLocal Transceiver TX EQ 1 Settings
7.8.34. レーン3のLocal Transceiver TX EQ 2 Settings
インテルのみ表示可能 — GUID: zts1537465255345
Ixiasoft
7.8.8. Auto Negotiation Configレジスター5
次のコンフィグレーション・オプションを提供します。
- ユーザーのネクストページ (下位ビット)
- AN_TECH [22:8] のオーバーライド
オフセット: 0xC5
アクセス: RW
Auto Negotiation Configレジスター5のフィールド
ビット | フィールド名 | 説明 | アクセス | リセット |
---|---|---|---|---|
31:16 | override_an_tech_22_8 | AN_TECHオーバーライド値、ビット [22:8] Override ANパラメーターがイネーブルの場合 (override_an_parameters_enable=1)、このレジスターによって、ANベースページで使用されるAN_TECHの上位ビットを制御します。 [0]: 100GBASE-CR4 他のすべての設定は予約済みです。 |
RW | 0x0 |
15:0 | user_next_page_low | ユーザー制御のANネクストページ (下位ビット) ユーザー制御のベースページがオンの場合 (an_base_pages_ctrl=1)、このレジスターによって、デフォルトページの代わりに使用されるユーザーのネクストページの下位ビットが提供されます。 [15]: ネクストページのビット [14]: ACKビット (TX SMにより制御) [13]: MPビット (メッセージ対未フォーマット) [12]: ACK2ビット [11]: トグルビット (TX SMにより制御) [10:0]: メッセージ・コード・フィールド [10:0]/未フォーマット・コード・フィールド [10:0] |
RW | 0x0 |