Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ID 683100
日付 5/21/2021
Public
ドキュメント目次

2.3. IPコアのシミュレーション

機能シミュレーション・モデルとIPコアで生成されたテストベンチを使用して、IPコアのバリエーションをシミュレーションできます。機能シミュレーション・モデルは、業界標準のVerilog HDLシミュレーターを使用して、IPコア・インスタンスの高速機能シミュレーションを可能にするサイクル精度の高いモデルです。IPコアのバリエーションで一致するテストベンチが生成されない場合は、独自のテストベンチを作成して、IPコアの機能シミュレーション・モデルを実行できます。

機能シミュレーション・モデルとテストベンチ・ファイルは、プロジェクトのサブディレクトリーで生成されます。このディレクトリーには、デザイン例をコンパイルして実行するためのスクリプトも含まれています。

注: シミュレーション・モデルはシミュレーションのみに使用し、合成やその他の目的のためには使用しないでください。このモデルを合成に使用すると、機能しないデザインが作成されます。

シミュレーション・プロジェクトのトップレベル・ラッパー・ファイルで、次のRTLパラメーターを設定してシミュレーションの最適化をイネーブルすることができます。この最適化により、リンクの初期化に到達するまでの時間が大幅に短縮されます。

  • SIM_SHORT_AM: アライメント・マーカー間の間隔を短くして、アライメント・マーカーのロックを高速化します。Reed-Solomon FECがイネーブルになっている場合、アライメント・マーカーが使用されます。

通常、パラメーターはIPコアのパラメーター・エディターを介して設定されるため、手動で変更しないでください。唯一の例外は、これらのシミュレーション・パラメーターです。

PHYブロックにシミュレーション最適化パラメーターを設定するには、トップレベルのラッパーファイルに次の行を追加します。

 defparam <dut instance>.SIM_SHORT_AM = 1'b1;
注: 独自のシミュレーション環境でシミュレーション・パラメーターを設定するためのガイドとして、サンプルのテストベンチを使用できます。これらの行は、インテルが提供するIPコアのテストベンチにすでに存在しています。