Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ダウンロード PDF
ID 683100
日付 5/21/2021
Public
ドキュメント目次
ドキュメント目次 x
1. Low Latency 100G Ethernet Intel FPGA IPの概要 2. はじめに 3. IPコアのパラメーター 4. 機能の説明 5. リセット 6. インターフェイスおよび信号の説明 7. レジスター 8. リンクのデバッグ 9. Ethernet Toolkitの概要 10. Low Latency 100G Ethernet Intel FPGA IPコア・ユーザーガイドのアーカイブ 11. Low Latency 100G Ethernet Intel FPGA IPコア・ユーザーガイドの改訂履歴
1. Low Latency 100G Ethernet Intel FPGA IPの概要 x
1.1. Low Latency 100G Ethernet Intel FPGA IPコアでサポートされている機能 1.2. IPコアのデバイスファミリーおよびスピードグレードのサポート 1.3. IPコアの検証 1.4. パフォーマンスおよびリソース使用率 1.5. リリース情報
1.2. IPコアのデバイスファミリーおよびスピードグレードのサポート x
1.2.1. Low Latency 100G Ethernet Intel FPGA IPコアによるデバイスファミリーのサポート 1.2.2. Low Latency 100G Ethernet Intel FPGA IPコアによるデバイスのスピードグレードのサポート
1.3. IPコアの検証 x
1.3.1. シミュレーション環境 1.3.2. コンパイルのチェック 1.3.3. ハードウェアのテスト
2. はじめに x
2.1. Intel® FPGA IPコアのインストールとライセンス取得 2.2. IPコアのパラメーターとオプションの指定 2.3. IPコアのシミュレーション 2.4. 生成ファイルの構造 2.5. IPコアのデザインへの統合 2.6. IPコアのテストベンチ 2.7. フルデザインのコンパイルおよびFPGAのプログラミング
2.5. IPコアのデザインへの統合 x
2.5.1. ピン･アサインメント 2.5.2. トランシーバーPLLの追加 2.5.3. Low Latency 100G Ethernet Intel FPGA IPコアの配置設定
4. 機能の説明 x
4.1. システムの概要 4.2. Low Latency 100G Ethernet Intel FPGA IPコアのTXデータパス 4.3. Low Latency 100G Ethernet Intel FPGA IPコアのRXデータパス 4.4. フロー制御 4.5. イーサネット送信に対するユーザー・インターフェイス 4.6. オート・ネゴシエーションおよびリンク・トレーニング 4.7. 自動適応
4.2. Low Latency 100G Ethernet Intel FPGA IPコアのTXデータパス x
4.2.1. プリアンブル、スタート、およびSFD挿入 4.2.2. Length/Typeフィールドの処理 4.2.3. フレームパディング 4.2.4. フレーム・チェック・シーケンス (CRC-32) の挿入 4.2.5. パケット間ギャップの調整 4.2.6. エラー挿入テストおよびデバッグ機能 4.2.7. TX PCS 4.2.8. TX RSFEC
4.3. Low Latency 100G Ethernet Intel FPGA IPコアのRXデータパス x
4.3.1. Low Latency 100G Ethernet Intel FPGA IPコアのプリアンブル処理 4.3.2. IPコアによる厳密SFDチェック 4.3.3. Low Latency 100G Ethernet Intel FPGA IPコアのFCS (CRC-32) の除去 4.3.4. Low Latency 100G Ethernet Intel FPGA IPコアのCRCチェック 4.3.5. Low Latency 100G Ethernet Intel FPGA IPコアの不正形式パケット処理 4.3.6. RXのCRC転送 4.3.7. パケット間ギャップ 4.3.8. RX PCS 4.3.9. RX RSFEC
4.4. フロー制御 x
4.4.1. TXのPause/PFCフロー制御送信 4.4.2. XON/XOFF一時停止フレーム
4.5. イーサネット送信に対するユーザー・インターフェイス x
4.5.1. 送信の順序 4.5.2. TXおよびRXデータパスのビット順序
6. インターフェイスおよび信号の説明 x
6.1. ユーザーロジックに対するTX MACインターフェイス 6.2. ユーザーロジックに対するRX MACインターフェイス 6.3. トランシーバー 6.4. トランシーバー・リコンフィグレーション信号 6.5. Avalon-MM管理インターフェイス 6.6. その他のステータス信号およびデバッグ信号 6.7. リセット信号 6.8. クロック 6.9. Flow Control Interface
6.4. トランシーバー・リコンフィグレーション信号 x
6.4.1. バックグラウンド・キャリブレーションのディスエーブル
7. レジスター x
7.1. PHYレジスター 7.2. TX MACレジスター 7.3. RX MACレジスター 7.4. Pause/PFC Flow Controlレジスター 7.5. 統計情報レジスター 7.6. TX Reed-Solomon FECレジスター 7.7. RX Reed-Solomon FECレジスター 7.8. Auto NegotiationおよびLink Trainingレジスター
7.5. 統計情報レジスター x
7.5.1. TX統計情報レジスター 7.5.2. RX統計情報レジスター
7.8. Auto NegotiationおよびLink Trainingレジスター x
7.8.1. AN/LT Sequencer Config 7.8.2. AN/LT Sequencer Status 7.8.3. Auto Negotiation Configレジスター1 7.8.4. Auto Negotiation Configレジスター2 7.8.5. Auto Negotiation Statusレジスター 7.8.6. Auto Negotiation Configレジスター3 7.8.7. Auto Negotiation Configレジスター4 7.8.8. Auto Negotiation Configレジスター5 7.8.9. Auto Negotiation Configレジスター6 7.8.10. Auto Negotiation Statusレジスター1 7.8.11. Auto Negotiation Statusレジスター2 7.8.12. Auto Negotiation Statusレジスター3 7.8.13. Auto Negotiation Statusレジスター4 7.8.14. Auto Negotiation Statusレジスター5 7.8.15. Link Training Configレジスター1 7.8.16. Link Training Configレジスター2 7.8.17. Link Training Statusレジスター1 Link Training Statusレジスター1のフィールド 7.8.18. レーン0のLink Training Configレジスター 7.8.19. レーン0のLink Training Frame Contents 7.8.20. レーン0のLocal Transceiver TX EQ 1 Settings 7.8.21. レーン0のLocal Transceiver TX EQ 2 Settings 7.8.22. ローカル・リンク・トレーニングのパラメーター 7.8.23. レーン1のLink Training Configレジスター 7.8.24. レーン1のLink Training Frame Contents 7.8.25. レーン1のLocal Transceiver TX EQ 1 Settings 7.8.26. レーン1のLocal Transceiver TX EQ 2 Settings 7.8.27. レーン2のLink Training Configレジスター 7.8.28. レーン2のLink Training Frame Contents 7.8.29. レーン2のLocal Transceiver TX EQ 1 Settings 7.8.30. レーン2のLocal Transceiver TX EQ 2 Settings 7.8.31. レーン3のLink Training Configレジスター 7.8.32. レーン3のLink Training Frame Contents 7.8.33. レーン3のLocal Transceiver TX EQ 1 Settings 7.8.34. レーン3のLocal Transceiver TX EQ 2 Settings
9. Ethernet Toolkitの概要 x
9.1. 機能
1. Low Latency 100G Ethernet Intel FPGA IPの概要
2. はじめに
3. IPコアのパラメーター
4. 機能の説明
5. リセット
6. インターフェイスおよび信号の説明
7. レジスター
8. リンクのデバッグ
9. Ethernet Toolkitの概要
10. Low Latency 100G Ethernet Intel FPGA IPコア・ユーザーガイドのアーカイブ
11. Low Latency 100G Ethernet Intel FPGA IPコア・ユーザーガイドの改訂履歴

7.8.17. Link Training Statusレジスター1

次のリンク・トレーニング機能のステータスを提供します。
  • レシーバーのトレーニング (レーン0から3)
  • リンク・トレーニングのフレームロック達成 (レーン0から3)
  • リンク・トレーニングのスタートアップ・プロトコル・ステータス (レーン0から3)
  • レーン0のリンク・トレーニングの失敗 (レーン0から3)

オフセット: 0xD2

アクセス: RO

Link Training Statusレジスター1のフィールド

ビット フィールド名 説明 アクセス リセット
27 link_training_failure_ln3 レーン3でのリンク・トレーニングの失敗

1: レーン3でのリンク・トレーニングが失敗しました。

0: 通常動作

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数training_failureに対応します。
 RO 0x0
26 link_training_startup_ln3 リンク・トレーニングの起動プロトコルがレーン3で処理中

1: 起動プロトコルの処理中です。

0: 起動プロトコルが完了しました。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数trainingに対応します。
RO 0x0
25 link_training_frame_lock_ln3 レーン3でのリンク・トレーニングのフレームロックの達成

1: トレーニング・フレームのデリニエーションを検出しました。

0: トレーニング・フレームの境界を検索中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数frame_lockに対応します。
 RO 0x0
24 link_trained_ln3 レーン3でのレシーバーのトレーニング完了

1: レシーバーのトレーニングが完了しました。

0: トレーニングが進行中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数rx_trainedに対応します。
 RO 0x0
19 link_training_failure_ln2 レーン2でのリンク・トレーニングの失敗

1: レーン2でのリンク・トレーニングが失敗しました。

0: 通常動作

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数training_failureに対応します。
 RO 0x0
18 link_training_startup_ln2 リンク・トレーニングの起動プロトコルがレーン2で処理中

1: 起動プロトコルの処理中です。

0: 起動プロトコルが完了しました。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数trainingに対応します。
 RO 0x0
17 link_training_frame_lock_ln2 レーン2でのリンク・トレーニングのフレームロックの達成

1: トレーニング・フレームのデリニエーションを検出しました。

0: トレーニング・フレームの境界を検索中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数frame_lockに対応します。
 RO 0x0
16 link_trained_ln2 レーン2でのレシーバーのトレーニング完了

1: レシーバーのトレーニングが完了しました。

0: トレーニングが進行中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数rx_trainedに対応します。
 RO 0x0
11 link_training_failure_ln1 レーン1でのリンク・トレーニングの失敗

1: レーン1でのリンク・トレーニングが失敗しました。

0: 通常動作

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数training_failureに対応します。
 RO 0x0
10 link_training_startup_ln1 リンク・トレーニングの起動プロトコルがレーン1で処理中

1: 起動プロトコルの処理中です。

0: 起動プロトコルが完了しました。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数trainingに対応します。
 RO 0x0
9 link_training_frame_lock_ln1 レーン1でのリンク・トレーニングのフレームロックの達成

1: トレーニング・フレームのデリニエーションを検出しました。

0: トレーニング・フレームの境界を検索中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数frame_lockに対応します。
 RO 0x0
8 link_trained_ln1 レーン1でのレシーバーのトレーニング完了

1: レシーバーのトレーニングが完了しました。

0: トレーニングが進行中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数rx_trainedに対応します。
 RO 0x0
3 link_training_failure_ln0 レーン0でのリンク・トレーニングの失敗

1: レーン0でのリンク・トレーニングが失敗しました。

0: 通常動作

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数training_failureに対応します。
  • トレーニングが失敗すると、IPはLTトラフィックの送信を停止します。
 RO 0x0
2 link_training_startup_ln0 リンク・トレーニングの起動プロトコルがレーン0で処理中

1: 起動プロトコルの処理中です。

0: 起動プロトコルが完了しました。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数trainingに対応します。
  • トレーニングの完了またはトレーニングの失敗時にビットがクリアされます。
 RO 0x0
1 link_training_frame_lock_ln0 レーン0でのリンク・トレーニングのフレームロックの達成

1: トレーニング・フレームのデリニエーションを検出しました。

0: トレーニング・フレームの境界を検索中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数frame_lockに対応します。
 RO 0x0
0 link_trained_ln0 レーン0でのレシーバーのトレーニング完了

1: レシーバーのトレーニングが完了しました。

0: トレーニングが進行中です。

  • IEEE 802.3 CL72.6.10.3.1で定義のステート変数rx_trainedに対応します。
  • トレーニングの失敗時にビットがクリアされます。
 RO 0x0
レベル 2 の表題