Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ID 683100
日付 5/21/2021
Public
ドキュメント目次

4.2.4. フレーム・チェック・シーケンス (CRC-32) の挿入

TX MACでは、CRC32チェックサムが計算され、送信されたMACフレームに挿入します。フレーム・チェック・シーケンス (FCS) フィールドには、32ビットのCRC値が含まれます。MACでは、送信元アドレス、宛先アドレス、長さ、データ、およびパッド (該当する場合) を含むフレームバイトにわたってCRC32が計算されます。CRCチェックサムの計算では、プリアンブル、SFD、およびFCSは除外されます。符号化の定義は、次の生成多項式で行います。

FCS(X) = X32 +X26 +X23 +X22 +X16 +X12 +X11 +X10 +X8 +X7 +X5 +X4 +X2 +X1 +1

CRCビットの送信には、まずMSB (X32) を使用します。

フロー制御なしでLow Latency 100G Ethernet Intel FPGA IPコアをコンフィグレーションする場合、 TX CRC挿入を実装するかどうかにかかわらずIPコアTX MACをコンフィグレーションできます。これは、 Enable TX CRC insertion Low Latency 100G Ethernet Intel FPGAのパラメーター・エディターでオンまたはオフにすることで行います。デフォルトでは、CRC挿入機能はイネーブルになっています。