Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ID 683100
日付 5/21/2021
Public
ドキュメント目次

4.3.9. RX RSFEC

Low Latency 100G Ethernet Intel FPGAのパラメーター・エディターでEnable RS-FECをオンにすると、IPコアの受信データパスと送信データパスの両方に、Reed-Solomon前方誤り訂正 (FEC) が含まれます。
IPコアでは、IEEE Standard 802.3bjのClause 91に従ってReed-Solomon FECを実装します。Reed-Solomon FECアルゴリズムには、次のモジュールが含まれています。
  • アライメント・マーカー・ロック
  • High-speed Reed-Solomonデコーダー
  • 256B/257Bから64B/66BへのTranscoding

RS-FEC機能がイネーブルになっている場合、IPコアはIOPLLをインスタンス化して、RS-FECロジックにクロックを提供します。