Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ID 683100
日付 5/21/2021
Public
ドキュメント目次

7.7. RX Reed-Solomon FECレジスター

表 31.  RX Reed-Solomon FECレジスター
アドレス 名前 ビット 説明 リセット アクセス
0xD00 REVID [31:0] RSFEC RXモジュールのリビジョンIDです。 0x0809 2017 RO
0xD01 RX_RSFEC_SCRATCH [31:0] テスト用に使用可能なスクラッチレジスターです。 32'b0 RW
0xD02 RX_RSFEC_NAME0 [31:0] IPコア・バリエーション識別子文字列「100gRSFECoRX」の最後の4文字です。 0x436F 5258 RO
0xD03 RX_RSFEC_NAME1 [31:0] IPコア・バリエーション識別子文字列「100gRSFECoRX」の中間の4文字です。 0x5253 4645 RO
0xD04 RX_RSFEC_NAME2 [31:0] IPコア・バリエーション識別子文字列「100gRSFECoRX」」の最初の4文字です。 0x3130 3067 RO
0xD05 BYPASS_RESTART [4] ステートマシンを再起動します。1'b1の場合、IPコアがFEC同期およびアライメント・ステートマシンを再起動することを指定します。アライメント・マーカーの同期が再開された後、ビットはセルフクリアします。(IEEE Standard 802.3bj-2014のFigure 91-8およびFigure 91-9を参照してください)。 0x0000 0000 RW
[3:1] 予約済み
[0] RS-FECデコーダーをバイパスします。1'b1の場合、IPコアがRS-FECデコーダーをバイパスすることを指定します。1'b0の場合、RS-FECエラー訂正をイネーブルします。
0xD06 RX_FEC_STATUS [15:8] fec_lane: 対応する amps_lock ビット (レジスタービット [3:0] 内) の値が1の場合、レーンごとの2ビットによりFECレーン番号が保持されます。次のエンコーディングが定義されています。
  • ビット[15:14]: fec_lane (レーン3の場合)
  • ビット[13:12]: fec_lane (レーン2の場合)
  • ビット[11:10]: fec_lane (レーン1の場合)
  • ビット[9:8]: fec_lane (レーン0の場合)
0x0000 FF00 RO
[7:5] 予約済み
[4] fec_align_status: アライメント・マーカーのロック状態。1'b1の場合、すべてのレーンが同期および整列されていることを示します。1'b0の場合、デスキュープロセスがまだ完了していないことを示します。(IEEE Standard 802.3bj-2014のFigure 91-9を参照してください)。
[3:0] amps_lock: 各ビットは、レシーバーにより対応するFECレーンのアライメント・マーカー・ペイロード・シーケンスの位置が検出されたことを示します。(IEEE Standard 802.3bj-2014のFigure 91-8を参照してください)。
0xD07 CORRECTED_CW [31:0] 処理された修正済みFECコードワードの数を含む32ビットカウンターです。値は読み出し時にゼロにリセットされ、最大カウントで保持されます。

このレジスターは、BYPASS_RESTART ビット [0] が1の場合でも、エラー訂正ロジックに基づいて更新されます。

0x0000 0000 RC
0xD08 UNCORRECTED_CW [31:0] 処理された未修正のFECコードワードの数を含む32ビットカウンターです。値は読み出し時にゼロにリセットされ、最大カウントで保持されます。

このレジスターは、BYPASS_RESTART ビット [0] が1の場合でも、エラー訂正ロジックに基づいて更新されます。

0x0000 0000 RC