3. IPコアのパラメーター

Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ダウンロード PDF

ID 683100

日付 5/21/2021

バージョン 21.1-19.2.0

Public

インテルのみ表示可能 — GUID: kru1495493411427

Ixiasoft

詳細を見る

3. IPコアのパラメーター

Low Latency 100G Ethernet Intel FPGA IPのパラメーター・エディターのパラメーターを設定して、Low Latency 100G Ethernet Intel FPGA IPコアや、シミュレーションおよびハードウェアのデザイン例のコンフィグレーションを行うことができます。

Low Latency 100G Ethernet Intel FPGA IPのパラメーター・エディターには、Example Designタブが含まれています。このタブの詳細については、Design Example User Guideを参照してください。

表 9. Low Latency 100G Ethernet Intel FPGA IPのパラメーター: Mainタブ Low Latency 100G Ethernet Intel FPGA IPパラメーター・エディターのMainタブで、Low Latency 100G Ethernet Intel FPGA IPコアをカスタマイズするためのパラメーターについて説明します。
パラメーター	型	範囲	デフォルト設定	パラメーターの説明
General Options
Device family	String	Stratix 10	デフォルトは、Quartusプロジェクトのターゲットデバイスに応じて設定されます。	デバイスファミリーを選択します。
Target transceiver tile	String	Hタイル Lタイル	デフォルトは、Quartusプロジェクトのターゲットデバイスに応じて設定されます。	インテル® Stratix® 10のターゲット・トランシーバー・タイルを選択します。値は、Quartusプロジェクトのターゲットデバイスに応じて自動的に設定されます。
PCS/PMA Options
Enable RS-FEC	Boolean	True False	False	このパラメーターをオンにすると、IPコアはRead-Solomon前方誤り訂正 (FEC) RS-FEC (528、514) を実装します。
PHY reference frequency	整数 (エンコーディング)	644.53125MHz 322.265625MHz	644.53125MHz	予想される着信PHY `clk_ref` リファレンス周波数を設定します。入力クロック周波数は、このパラメーターに対して指定した周波数 (±100ppm) と一致させる必要があります。
Flow Control Options
Enable MAC Flow Control	Boolean	True False	False	オンにすると、IPコアはフロー制御メカニズムをイネーブルし、`pause_insert_tx [1:0]` および `pause_receive_rx` 信号を生成します。オフにすると、IPコアはフロー制御メカニズムをディスエーブルします。
Number of queues in priority flow control	整数	1–8	1	優先順位ベースのフロー制御用の個別の優先順位キューの数です。
MAC Options
Enable link fault generation	Boolean	True False	False	オンにすると、IPコアにはリンク障害信号モジュールおよび関連信号が含まれます。オフにすると、IPコアはこのモジュールおよびこの信号なしでコンフィグレーションされます。リンク障害シグナリングをオンにすると、デザインに信頼性を向上させるツールが提供されますが、リソース使用率は向上します。
Enable TX CRC insertion	Boolean	True False	True	オンにすると、IPコアはCRC-32チェックサムである32ビットのフレーム・チェック・シーケンス (FCS) を発信イーサネット・フレームに挿入します。オフにすると、IPコアは発信イーサネット通信にCRC-32シーケンスを挿入しません。TX CRC挿入をオンにすると、信頼性は向上しますが、IPコアを介したリソース使用率とレイテンシーが増加します。フロー制御をオンにする場合、IPコアはTX CRC挿入を使用してコンフィグレーションする必要があり、このパラメーターは使用できません。
Enable preamble passthrough	Boolean	True False	False	オンにすると、IPコアはRXおよびTXプリアンブル・パススルー・モードになります。RXプリアンブル・パススルー・モードでは、IPコアはプリアンブルおよびSFDをイーサネット・パケットから取り除くのではなく、クライアントに渡します。TXプリアンブル・パススルー・モードでは、クライアントはイーサネット・フレームで送信されるプリアンブルを指定します。
Enable RX/TX statistics counters	Boolean	True False	True	オンにすると、IPコアにはビルトインのTXおよびRX統計情報カウンターが含まれます。オフにすると、IPコアは統計情報カウンターなしでコンフィグレーションされます。いずれの場合も、IPコアは現在の入力または出力データのフレーム・ステータス・フラグを出力します。
Enable Strict SFD check	Boolean	True False	False	オンにすると、IPコアはレジスター設定に応じて厳密なSFDチェックを実装できます。
Configuration, Debug and Extension Options
Enable Native PHY Debug Master Endpoint (NPDME)	Boolean	True False	False	オンにすると、IPコアにより、Low Latency 100G Ethernet Intel FPGA IPコアに含まれているNative PHY IPコアの次の機能がオンになります。 Enable Native PHY Debug Master Endpoint (NPDME) Enable capability registers オフにすると、IPコアはこれらの機能なしでコンフィグレーションされます。
Enable JTAG to Avalon Master Bridge	Boolean	True False	False	オンにすると、IPコアには、ステータスレジスターとリコンフィグレーション・レジスターに内部接続するJTAGからAvalon-MMマスターへのブリッジが含まれます。これにより、System Consoleを使用したEthernet Link Inspectorの実行が可能になります。
AN/LT Options
Enable AN/LT	Boolean	True False	False	このパラメーターをオンにすると、IPコアによりオート・ネゴシエーションがサポートされます。その定義は、IEEE Standard 802.3-2015 Clause 73および25G Ethernet Consortium Schedule Draft 1-6のとおりです。また、リンク・トレーニングもサポートされます。その定義は、IEEE Standard 802.3-2015 Clauses 92と93、および 25G Ethernet Consortium Schedule Draft 1-6のとおりです。このパラメーターがオフの場合、IPコアでは、オート・ネゴシエーションおよびリンク・トレーニングの機能はサポートしません。また、このタブの他のパラメーターは使用できません。
Status clock rate	Integer	100-162MHz	100MHz	予想される着信 `i_reconfig_clk` 周波数を設定します。入力クロック周波数は、このパラメーターに対して指定した周波数と一致させる必要があります。 IPコアのコンフィグレーションはこの情報を使用して行われ、IPコアによってリンク障害抑制時間が正確に測定されるようにします (Link Fail Inhibitタイマー (IEEE 802.3のclause 73.10.2) の値を決定します)。
Auto Negotiation
Enable Auto Negotiation	Boolean	True False	True	このパラメーターがオンの場合、IPコアに含まれるロジックによりオート・ネゴシエーションが実装されます。その定義は、IEEE Std 802.3–2015のClause 73に従います。このパラメーターがオフの場合、IPコアにはオート・ネゴシエーション・ロジックは含まれず、オート・ネゴシエーションは実行できません。
Link fail inhibit time	整数	500–510 ms	504 ms	リンクステータスがFAILまたはOKに設定されるまでの時間を指定します。リンクが失敗するのは、このパラメーターで指定した期間の経過後に、リンクステータスをOKに設定した場合です。詳細については、IEEE Standard 802.3–2015のClause 73 Auto Negotiation for Backplane Ethernetを参照してください。 IPコアでは、`o_rx_pcs_ready` 信号をアサートして、リンクステータスがOKであることを示します。
Enable CR Technology Ability	Boolean	True False	True	このパラメーターがオンの場合、IPコアではデフォルトでCR機能をアドバタイズします。このパラメーターがオフでも、オート・ネゴシエーションがオンになっていると、IPコアではデフォルトでKR機能をアドバタイズします。
Auto Negotiation Master	オプション	Lane 0 Lane 1 Lane 2 Lane 3	Lane 0	オート・ネゴシエーションのマスターチャネルを選択します。 IPコアは、マスターチャネルを動的に変更するメカニズムを提供していません。パラメーター・エディターで設定した値は、動作中に変更することはできません。 100G Ethernet rateの場合、すべてのオプションが使用可能です。
Pause ability–C0	Boolean	True False	True	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、対称一時停止がサポートされていることが分かります。その定義は、IEEE Std 802.3–2015のSection 2のAnnex 28Bのとおりです。
Pause ability–C1	Boolean	True False	True	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、非対称一時停止がサポートされていることが分かります。その定義は、IEEE Std 802.3–2015のSection 2のAnnex 28Bのとおりです。
Link Training
Enable Link Training	Boolean	True False	True	このパラメーターをオンにすると、IPコアにリンク・トレーニング・モジュールが含まれます。このリンク・トレーニング・モジュールによるコンフィグレーションでは、リモートのリンクパートナーTX PMDを最低のビット・エラー・レート (BER) に設定します。LTの定義は、IEEE Std 802.3–2015のClause 92のとおりです。
Number of frames to send at end of training	整数	127 255	127	トレーニングの完了後にローカルのリンクパートナーにより提供される追加のトレーニング・フレームの数を指定し、リンクパートナーがローカルレシーバーのステートを正しく検出できるようにします。
Enable Clause 72 PRBS11 generation	Boolean	True False	False	オンにすると、IPコアには、IEEE Std 802.3–2015のClause 92で指定されている25Gリンク・トレーニング・パターンに加えて、レガシーのClause 72 PRBSパターンを生成するロジックが含まれます。オフにすると、IPコアでは、IEEE Std 802.3–2015のClause 92で指定されている25Gリンク・トレーニング・パターンのみを生成します。
Link Training: PMA Parameters
VMAXRULE	整数	0-31	30	最大V_ODを指定します。デフォルト値の30は、1200mVを表します。このデフォルト値は、デバイスが駆動する必要のある最大値です。
VMINRULE	整数	0-31	6	最小V_ODを指定します。デフォルト値の6は、165mVを表します。このデフォルト値は、デバイスが駆動する必要のある最小値です。
VODMINRULE	整数	0-31	14	最小V_ODを最初のタップに対して指定します。デフォルト値の14は440mVを表します。
VPOSTRULE	整数	0-25	25	プリエンファシスの内部アルゴリズムによって最適なポストタップ設定を決定する際にテストする最大値を指定します。
VPRERULE	整数	0-16	16	プリエンファシスの内部アルゴリズムによって最適なプリタップ設定を決定する際にテストする最大値を指定します。
PREMAINVAL	整数	0-31	30	プリセットのV_ODを指定します。この値は、リンク・トレーニング・プロトコルのPresetコマンドによって設定されます。その定義は、IEEE Std 802.3–2015のClause 72.6.10.2.3.1のとおりです。
PREPOSTVAL	整数	0–25	0	プリセットのポストタップ値を指定します。
PREPREVAL	整数	0-16	0	プリセットのプリタップ値を指定します。
INITMAINVAL	整数	0–31	25	V_ODの初期値を指定します。この値は、リンク・トレーニング・プロトコルのInitializeコマンドによって設定されます。その定義は、IEEE Std 802.3–2015のClause 72.6.10.2.3.2のとおりです。
INITPOSTVAL	整数	0–25	13	初期ポストタップ値を指定します。
INITPREVAL	整数	0-16	3	初期プリタップ値を指定します。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

3. IPコアのパラメーター