Low Latency 100G Ethernet Intel® IPコア・ユーザーガイド: インテル® Stratix® 10デバイス用

ID 683100
日付 5/21/2021
Public
ドキュメント目次

7.4. Pause/PFC Flow Controlレジスター

この表の一部のレジスターは、通常の動作では更新できません。正しく動作させるためには、動的に変更できないレジスターを更新した後、PHY_CONFIG (0x310) のビット[0] を書き込んでソフトリセットを実行してください。
表 26.  TX Flow Controlレジスター
アドレス ビット 信号名 説明 リセット アクセス
0x600 31:0 TX Flow Control Revision ID

リビジョンIDの「100GFCTxCSR」を指定します。

0x0809_20017

RO
0x601 31:0 TX Flow Control Scratch Pad テスト用のスクラッチレジスターです。 0 RW
0x602 31:0 TX Flow Control IP Core Variant 0

IPコア・バリエーション識別子ASCII文字列「100G」の最初の4文字を指定します。

0x3130_3047

RO
0x603 31:0 TX Flow Control IP Core Variant 1 IPコア・バリエーション識別子ASCII文字列「FCTx」の次の4文字を指定します。 0x4643_5478 RO
0x604 31:0 TX Flow Control IP Core Variant 2

IPコア・バリエーション識別子ASCII文字列「xCSR」の最後の4文字を指定します。

0x0043_5352 RO
0x605

7:0

TX Flow Control Enable

キューごとに1ビット

IPコアがリモートパートナーへのXONおよびXOFF Pause/PFCフロー制御フレームを生成できるようにします。次のエンコーディングが定義されています。
  • 1'b0: XONまたはXOFF Pause/PFCフロー制御がディスエーブルされています。
  • 1'b1: XONまたはXOFF Pause/PFCフロー制御がイネーブルされています。

このフィールドは動的に変更できます。

0xFF

RW

31:8

Reserved 予約済み 0 RO
0x606

7:0

TX Flow Control CSR XON/XOFF Request 0

XON/XOFフロー制御フレーム要求ビット0です。解釈は、IPコアが1ビットFC要求モードであるか、2ビットFC要求モードであるかによって異なります。このレジスターは、TX Flow Control Enable レジスターの対応するビットの値が1の場合にのみフロー制御キューに影響します。

さらに、2ビットモードにおけるこのレジスターでは、特定のフロー制御キューに対してアクティブになります。これが起こるのは、TX 2-bit Flow Control Request Mode レジスターフィールドの対応するビット (オフセット0x641のレジスターのビット7:0) によって、フロー制御ロジックがこのレジスターからの入力を指定している場合にのみです。

次のエンコーディングは、1ビットモード用に定義されています。IPコアでは、TX Flow Control CSR XON/XOFF Request 0 で1ビットモード値を読み出します。

  • 0 = 要求なし
  • 0から1 = XOFF要求を生成します。
  • 1 = XOFF要求の生成を続行します。
  • 1から0 = XON要求を生成します。

次のエンコーディングは、2ビットモード用に定義されています。IPコアでは、{TX Flow Control CSR XON/XOFF Request 1, TX Flow Control CSR XON/XOFF Request 1} で2ビットモード値を読み出します。

  • 00 = 要求なし
  • 01 = XON要求
  • 10 = XOFF要求
  • 11 = 無効

このフィールドの値は動的に変更できます。

0 RW

15:8

Reserved 予約済み 0 RO

23:16

TX Flow Control CSR XON/XOFF Request 1

Flow Control XON/XOFF Request 0と組み合わせて、XON/XOFFフロー制御フレーム送信の2ビット要求を指定します。このビットは、2ビット制御フィールドの上位ビットです。

このフィールドの値は動的に変更できます。

0 RW

31:24

Reserved 予約済み 0 RO
0x60A 0

TX Pause Enable

1ビット

有効なPauseフレームを受信すると、TXユーザーデータの送信を停止するかどうかを決定します。

1'b0: 送信を停止しません。

1b1: 送信を停止します。

このフィールドの値を動的に変更することはできません。

0 RW
31:1 Reserved 予約済み 0 RO
0x60D 31:0 TX Flow Control Destination Address Lower

フロー制御フレームの48ビットの Destination Address を指定します。アドレスフィールドの32 LSBが含まれます。

このフィールドの値を動的に変更することはできません。

0xC2000001 RW
0x60E 15:0 TX Flow Control Destination Address Upper

フロー制御フレームの48ビットの Destination Address を指定します。アドレスフィールドの16 MSBが含まれます。

このフィールドの値を動的に変更することはできません。

0x0180 RW
31:16 Reserved 予約済み 0 RO
0x60F 31:0 TX Flow Control Source Address Lower

フロー制御フレームの48ビットの Source Address を指定します。アドレスフィールドの32 LSBが含まれます。

0xCBFC5ADD RW
0x610 15:0 TX Flow Control Source Address Upper

フロー制御フレームの48ビットの Source Address を指定します。アドレスフィールドの16 MSBが含まれます。

このフィールドの値を動的に変更することはできません。

0xE100 RW
31:16 Reserved 予約済み 0 RO

0x620、0x621、…、0x620+(FCQN-1 where FCQN = 0 to 7)

15:0

TX Flow Control Quanta

FCQNあたり16ビット

リモートパートナーに送信されるPause/PFCフロー制御フレームの一時停止クォンタムを指定します。

このフィールドの値を動的に変更することはできません。

0xFFFF RW
31:16 Reserved 予約済み 0 RO
0x628、0x629、…、0x628+(FCQN-1 where FCQN = 0 to 7) 15:0

TX Flow Control Signal XOFF Request Hold Quanta

FCQNあたり16ビット

2つの連続するXOFFフロー制御フレーム間の分離を指定します。

このフィールドの値を動的に変更することはできません。

0xFFFF RW
31:16 Reserved 予約済み 0 RO
0x640 0

TX Flow Control Select

1ビット

TXハードウェアがPauseフレームとPFCフレームのどちらを生成するかを指定します。PFC Queue 0にのみ影響します。

使用例は次のとおりです。

単一のPFCキューを合成して、PauseおよびPFCの両方の目的に使用できます。

1'b0: Pause

1'b1: PFC

このフィールドの値を動的に変更することはできません。

1 RW
31:1 Reserved 予約済み 0 RO
0x641 (FCQN-1):0

TX 2-bit Flow Control Request Mode

FCQNあたり1ビット

2ビット制御モードにおいて、TX Flow Control CSR XON/XOFF Request レジスターまたは、pause_insert_tx0 信号および pause_insert_tx1 信号のどちらがXON/XOFFモードを制御するかを決定します。

1'b0: pause_insert_tx0 信号および pause_insert_tx1 信号が要求を制御します。

1'b1: TX Flow Control CSR XON/XOFF Request レジスターフィールドが要求を制御します。

このフィールドの値を動的に変更することはできません。

0 RW
16

TX Flow Control Request Mode

FCQN

IPコアがTXフロー制御1ビットモードであるか、2ビットモードであるかを決定します。

1'b0: 1ビットモードを使用してTXフロー制御要求を行います。

1'b1: 2ビットモードを使用してTXフロー制御要求を行います。

0 RW
31:17 Reserved 予約済み 0 RO
表 27.  RX Flow Controlレジスター
アドレス ビット 信号名 説明 リセット アクセス
0x700 31:0 RX Flow Control Revision ID

リビジョンIDの「100GFCTxCSR」を指定します。

0x0809_20017

RO
0x701 31:0 RX Flow Control Scratch Pad デバッグ用のレジスターを提供します。 0 RW
0x702 31:0 RX Flow Control IP Core Variant 0

IPコア・バリエーション識別子ASCII文字列の最初の4文字です。

IPコア・バリエーション識別子ASCII文字列「100G」の最初の4文字を指定します。

0x3130_3047

RO
0x703 31:0 RX Flow Control IP Core Variant 1 IPコア・バリエーション識別子ASCII文字列「FCRx」の次の4文字です。 0x4643_5278 RO
0x704 31:0 RX Flow Control IP Core Variant 2 IPコア・バリエーション識別子ASCII文字列「0CSR」の最後の4文字です。「0」は出力できません。 0x0043_5352 RO
0x705 7:0

RX PFC Enable

キューごとに1ビット

有効なPFCフレームを受信すると、PFC期間のユーザー・インターフェイスが有効な一時停止クォンタム期間をユーザーロジックに示すかどうかを決定します。

1'b0: ディスエーブル

1'b1: イネーブル

フロー制御がディスエーブルになっている場合、RX MACはフロー制御パケットをユーザーに転送します。XON、XOFF、またはPauseインジケーターの生成はしません。

0xFF RW
31:8 Reserved 予約済み 0 RO
0x707 31:0 RX Flow Control Destination Address Lower

フロー制御フレームの48ビットの Destination Address を指定します。アドレスフィールドの32 LSBが含まれます。

フロー制御フレームは、このレジスターで指定されたアドレス、またはマルチキャスト・アドレスと一致する宛先アドレスで送信されます。アドレスが一致しない場合、Flow Controlブロックは着信フレームに応答しません。IPコアはそれを通過させるのみです。

このフィールドの値を動的に変更することはできません。

0xC2000001 RW
0x708 15:0 RX Flow Control Destination Address Upper

フロー制御フレームの48ビットの Destination Address を指定します。アドレスフィールドの16 MSBが含まれます。

フロー制御フレームは、このレジスターで指定されたアドレス、またはマルチキャスト・アドレスと一致する宛先アドレスで送信されます。アドレスが一致しない場合、Flow Controlブロックは受信フレームに応答しません。IPコアはそれを通過させるのみです。

このフィールドの値を動的に変更することはできません。

0x0180 RW
31:16 Reserved 予約済み 0 RO