インテルのみ表示可能 — GUID: fhp1675138107169
Ixiasoft
4.3.10.3.5. キャッシュメモリを効果的に使用する
キャッシュ メモリがパフォーマンスを向上させる効果は、次の条件に基づいています。
- 通常のメモリはオフチップに配置されており、オンチップ メモリよりもアクセス時間が長くなります。
- パフォーマンスが重要な最大の命令ループは、命令キャッシュよりも小さいです。
- パフォーマンスが重要なデータの最大ブロックは、データ キャッシュよりも小さくなります。
最適なキャッシュ構成はアプリケーションによって異なりますが、さまざまなアプリケーションで機能する構成を定義できます。次の例を参照してください。
- 例えば、NiosIIプロセッサー・システムに、高速オンチップメモリーしかない(つまり、低速オフチップ・メモリーにはアクセスしない)場合、命令キャッシュまたはデータ・キャッシュによる性能向上は期待できません。
- プログラムのクリティカル ループが 2 KB であるのに命令キャッシュが 1 KB である場合、命令キャッシュによって実行速度は向上しません。この場合、命令キャッシュによって実際にパフォーマンスが低下する可能性があります。
同じキャッシュ ラインに対してキャッシュされたアクセスとキャッシュされていないアクセスが混在すると、無効なデータ読み取りが発生する可能性があります。たとえば、次の一連のイベントはキャッシュの不整合を引き起こします。
- Nios® V プロセッサはデータをキャッシュに書き込み、ダーティ データ キャッシュ ラインを作成します。
- Nios® V プロセッサは同じアドレスからデータを読み取りますが、キャッシュをバイパスしました。
キャッシュされたデータ アクセスとキャッシュされていないデータ アクセスを混在させる必要がある場合は、キャッシュされたアクセスが完了した後、キャッシュされていないアクセスを実行する前に、データ キャッシュの対応するラインをフラッシュします。