インテルのみ表示可能 — GUID: vzc1691736969305
Ixiasoft
4.3.12. 誤り訂正コード (ECC) のサポート
の Nios® V/g プロセッサ コアには、次の内部 RAM ブロックのエラー検出と ECC ステータスを有効にするオプションがあります。
- レジスター・ファイル
- インストラクション・キャッシュ
- データ・キャッシュ
- 密結合メモリー
各 RAM ブロックにはソース ID があります。 ECC イベントが発生すると、プロセッサはソース ID と ECC ステータスを ECC インターフェイスに送信します。
- ECC イベントが訂正可能なエラーの場合、プロセッサはエラーを訂正せずに動作を続けます。
- ECC イベントが訂正不可能なエラーの場合、プロセッサは現在の進行を停止し、ストールします。プロセッサコアのみをリセットするか、システム全体をリセットする必要があります
注: プロセッサ コアのみをリセットするには、 リセット要求インターフェイス 安全にリセットするには Nios® V プロセッサー (未処理の操作がすべてクリアされます)。システム全体をリセットするには、代わりにハード リセット インターフェイスを使用できます。
ECC インターフェイスにより、外部ロジックが ECC エラーを監視できるようになります。 Nios® V/g プロセッサー。インターフェイスはコンジットであり、2 つの出力信号で構成されます。
- cpu_ecc_status:エラー状態を示します。
- cpu_ecc_source:エラーの原因を示します。
2ビットエンコーディング | ECCステータス | ソフトウェアへの影響 | 次のアクション |
---|---|---|---|
2分00秒 | ECCイベントなし | なし | なし |
2分01秒 | 予約済み | 適用できない | 適用できない |
2'b10 | 訂正可能なシングルビット ECC エラー | なし | なし |
2分11秒 | 訂正不可能な ECC エラー | 致命的な可能性があり、プロセッサを停止します | プロセッサーまたはシステム全体をリセットします |
4ビットエンコーディング | ECCソース | 利用可能 |
---|---|---|
4'b0000 | ECCイベントなし | いつも |
4'b0001 | 汎用レジスタ (GPR) | いつも |
4'b0010 | 命令キャッシュ データRAM | いつも |
4'b0011 | 命令キャッシュタグRAM | いつも |
4'b0100 | データキャッシュ データRAM | いつも |
4'b0101 | データキャッシュタグRAM | いつも |
4'b0110 | 命令TCM1 | 命令TCM1が存在する場合 |
4'b0111 | 命令TCM2 | 命令TCM2が存在する場合 |
4'b1000 | データTCM1 | データTCM1が存在する場合 |
4'b1001 | データTCM2 | データTCM2が存在する場合 |
4'b1010 | 浮動小数点レジスタ (FPR) | FPUが存在する場合 |
4'b1111 | 予約済み | 適用できない |
注: 組み込みメモリ ブロックの制限により、シミュレーション モデルは Nios® V プロセッサーは ECC をサポートしていません インテル® Arria® 10 デバイス。