インテルのみ表示可能 — GUID: tcx1691558172258
Ixiasoft
3.3.9. 誤り訂正コード (ECC) のサポート
の Nios® V/m プロセッサ コアには、RAM ブロック (レジスタ ファイル) のエラー検出と ECC ステータス レポートを有効にするオプションがあります。各 RAM ブロックにはソース ID があります。 ECC イベントが発生すると、プロセッサはソース ID と ECC ステータスを ECC インターフェイスに送信します。
- ECC イベントが訂正可能なエラーの場合、プロセッサはエラーを訂正せずに動作を続けます。
- ECC イベントが訂正不可能なエラーの場合、プロセッサは現在の進行を停止し、停止します。プロセッサ コアのみをリセットするか、システム全体をリセットする必要があります。
注: プロセッサ コアのみをリセットするには、 リセット要求インターフェイス 安全にリセットするには Nios® V プロセッサー (未処理の操作がすべてクリアされます)。システム全体をリセットするには、代わりにハード リセット インターフェイスを使用できます。
ECC インターフェイスにより、外部ロジックが ECC エラーを監視できるようになります。 Nios® V/m プロセッサー。インターフェイスは、次の出力信号で構成されるコンジットです。
- cpu_ecc_status :エラー状態を示します。
- cpu_ecc_source :エラー要因を示します。
ビット・エンコード | 詳細 | ソフトウェアへの影響 |
---|---|---|
2’b00 | ECCイベントなし | None |
2’b01 | Reserved | 該当なし |
2’b10 | シングル・ビット・エラーの訂正 | None |
2’b11 | 訂正不可能な ECC エラー | 致命的である可能性が高く、プロセッサが停止します。 |
ビット・エンコード | ECCソース | あり |
---|---|---|
4’b0000 | ECCイベントなし | Always |
4’b0001 | 汎用レジスターファイル | Always |
4’b0010~4’b1110 | M512 RAMブロック数 | 使用不可 |
4’b1111 | Reserved | 該当なし |
注: 組み込みメモリ ブロックの制限により、シミュレーション モデルは Nios® V プロセッサーは ECC をサポートしていません インテル® Arria® 10 デバイス。