Nios® Vプロセッサー・リファレンス・マニュアル

ダウンロード PDF
ID 683632
日付 12/11/2023
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. Nios® V/cプロセッサー 3. Nios® V/mプロセッサ 4. Nios® V/gプロセッサ 5. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ 6. Nios® V ユーザーガイド改訂履歴
1. 概要 x
1.1. インテル® Quartus® Prime ソフトウェアのサポート
2. Nios® V/cプロセッサー x
2.1. プロセッサーのパフォーマンス・ベンチマーク 2.2. プロセッサーのパイプライン 2.3. プロセッサ・アーキテクチャー 2.4. プログラミング・モデル 2.5. コアの実装
2.3. プロセッサ・アーキテクチャー x
2.3.1. 汎用レジスターファイル 2.3.2. 演算ロジック・ユニット 2.3.3. リセット信号とデバッグ信号 2.3.4. メモリーおよびI/O の構成 2.3.5. 誤り訂正コード (ECC) のサポート
2.3.4. メモリーおよびI/O の構成 x
2.3.4.1. 命令バスおよびデータ・バス 2.3.4.2. アドレス・マップ
2.3.4.1. 命令バスおよびデータ・バス x
2.3.4.1.1. 命令マネージャー・ポート 2.3.4.1.2. データ・マネージャー・ポート
2.4. プログラミング・モデル x
2.4.1. 特権レベル
2.4.1. 特権レベル x
2.4.1.1. マシンモード (M モード)
2.5. コアの実装 x
2.5.1. インストラクション・セット・シミュレータ
3. Nios® V/mプロセッサ x
3.1. プロセッサーのパフォーマンス・ベンチマーク 3.2. プロセッサーのパイプライン 3.3. プロセッサ・アーキテクチャー 3.4. プログラミング・モデル 3.5. コアの実装
3.1. プロセッサーのパフォーマンス・ベンチマーク x
3.1.1. パイプラインあり 3.1.2. パイプラインなし
3.2. プロセッサーのパイプライン x
3.2.1. パイプラインアーキテクチャ 3.2.2. 非パイプラインアーキテクチャ
3.3. プロセッサ・アーキテクチャー x
3.3.1. 汎用レジスターファイル 3.3.2. 算術論理演算装置 3.3.3. リセット信号とデバッグ信号 3.3.4. コントロール・ステータス・レジスター 3.3.5. 例外コントローラー 3.3.6. 割り込みコントローラー 3.3.7. メモリーおよびI/Oの構成 3.3.8. RISC-Vベースのデバッグモジュール 3.3.9. 誤り訂正コード (ECC) のサポート
3.3.6. 割り込みコントローラー x
3.3.6.1. タイマーおよびソフトウェア割り込みモジュール
3.3.7. メモリーおよびI/Oの構成 x
3.3.7.1. 命令バスおよびデータバス 3.3.7.2. アドレス・マップ
3.3.7.1. 命令バスおよびデータバス x
3.3.7.1.1. 命令マネージャー・ポート 3.3.7.1.2. データ・マネージャー・ポート
3.3.8. RISC-Vベースのデバッグモジュール x
3.3.8.1. デバッグモード 3.3.8.2. デバッグモジュールからの停止 3.3.8.3. トリガー 3.3.8.4. デバッグモードの抽象コマンド 3.3.8.5. 簡単なソフトウェア・インターフェイス
3.4. プログラミング・モデル x
3.4.1. 特権レベル 3.4.2. Control and Status register (CSR) の動作
3.4.1. 特権レベル x
3.4.1.1. マシンモード (Mモード) 3.4.1.2. デバッグモード (Dモード)
3.4.2. Control and Status register (CSR) の動作 x
3.4.2.1. コントロールおよびステータスレジスターへのアクセス
3.5. コアの実装 x
3.5.1. 命令セットのリファレンス
4. Nios® V/gプロセッサ x
4.1. プロセッサーのパフォーマンス・ベンチマーク 4.2. プロセッサーのパイプライン 4.3. プロセッサーのアーキテクチャー 4.4. プログラミング・モデル 4.5. コアの実装
4.3. プロセッサーのアーキテクチャー x
4.3.1. 汎用レジスターファイル 4.3.2. 算術論理演算装置 4.3.3. 乗除算ユニット 4.3.4. 浮動小数点ユニット 4.3.5. カスタム命令 4.3.6. リセット信号とデバッグ信号 4.3.7. コントロール・ステータス・レジスター 4.3.8. 例外コントローラー 4.3.9. 割り込みコントローラー 4.3.10. メモリーおよびI/Oの構成 4.3.11. RISC-Vベースのデバッグモジュール 4.3.12. 誤り訂正コード (ECC) のサポート
4.3.4. 浮動小数点ユニット x
4.3.4.1. IEEE 754 例外条件 4.3.4.2. Floating Point Functions
4.3.4.2. Floating Point Functions x
4.3.4.2.1. Floating Point Functions
4.3.9. 割り込みコントローラー x
4.3.9.1. タイマーおよびソフトウェア割り込みモジュール
4.3.10. メモリーおよびI/Oの構成 x
4.3.10.1. 命令バスおよびデータバス 4.3.10.2. アドレスマップ 4.3.10.3. キャッシュメモリー 4.3.10.4. 密結合メモリー
4.3.10.1. 命令バスおよびデータバス x
4.3.10.1.1. 命令マネージャー・ポート 4.3.10.1.2. データ・マネージャー・ポート
4.3.10.3. キャッシュメモリー x
4.3.10.3.1. 命令キャッシュ 4.3.10.3.2. データキャッシュ 4.3.10.3.3. コンフィグレーション可能なキャッシュメモリー 4.3.10.3.4. キャッシュのバイパス (ペリフェラル領域) 4.3.10.3.5. キャッシュメモリを効果的に使用する
4.3.10.4. 密結合メモリー x
4.3.10.4.1. キャッシュおよび密結合メモリー 4.3.10.4.2. 密結合メモリーへのアクセス 4.3.10.4.3. Nios II 密結合メモリの使用に関するチュートリアル
4.3.11. RISC-Vベースのデバッグモジュール x
4.3.11.1. デバッグモード 4.3.11.2. デバッグモジュールからの停止 4.3.11.3. トリガー 4.3.11.4. デバッグモードの抽象コマンド 4.3.11.5. 簡単なソフトウェア・インターフェイス
4.4. プログラミング・モデル x
4.4.1. 特権レベル 4.4.2. Control and Status register (CSR) の動作
4.4.1. 特権レベル x
4.4.1.1. マシンモード (Mモード) 4.4.1.2. デバッグモード (Dモード)
4.4.2. Control and Status register (CSR) の動作 x
4.4.2.1. コントロールおよびステータスレジスターへのアクセス
4.5. コアの実装 x
4.5.1. 命令セットのリファレンス
1. 概要
2. Nios® V/cプロセッサー
3. Nios® V/mプロセッサ
4. Nios® V/gプロセッサ
5. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ
6. Nios® V ユーザーガイド改訂履歴

4.3.4.2. Floating Point Functions

以下の表は、FPU 動作の詳細な概要を示しています。
表 74.  浮動少数点演算ライブラリー
カテゴリ mkpimageツールの動作 サイクル2 結果 異常な 丸め3 GCC 推論
演算 FDIV.S 14 b 0 にフラッシュ RNE b
FSUB.S 1 b 0 にフラッシュ RNE b
ファッドエス 1 b 0 にフラッシュ RNE b
FMUL.S 2 0.75 x fb 0 にフラッシュ RNE b
FSQRT.S 12 A 0 にフラッシュ 忠実な 4 sqrt(a)
fMIN 2 (a < b) ? a:b サポートされる RNE fminf()
f MAX 2 (a < b) ? b:a サポートされる RNE fmaxf()
融合算術5 FMADD.S 3 A B C 0 にフラッシュ RNE {a, b, c}
FMSUB.S 3 A B C 0 にフラッシュ RNE {a, b, c}
FNMSUB.S 3 {a, b, c} 0 にフラッシュ RNE {a, b, c}
FNMADD.S 3 {a, b, c} 0 にフラッシュ RNE {a, b, c}
変換 FCVT.SW / FCVT.S.WU 3 int_to_float(a) サポートされる None 鋳造
FCVT.WS / FCVT.WU.S 3 float_to_int(a) サポートされる Round-toward-Zero 鋳造
最も近い値に丸め、最大振幅に関連付けます 丸め(a)
比較 FLT.S 1 b'1 0 0 にフラッシュ RNE b
FLE.S 1 b'1 0 0 にフラッシュ RNE a <= b
FEQ.S 1 b'1 0 0 にフラッシュ RNE a == b
サインインジェクション FSGNJN.S (FNEG.S) 1 -a サポートされる RNE -a
FSGNJX.S (FABS.S) 1 ||A|| サポートされる RNE fabsf(a)
分類 FCLASS.S 2 トピックを参照 浮動小数点の分類。 サポートされる None fpclassify(a)
注: a、b、c を単精度浮動小数点値と仮定します。 Nios® V プロセッサー融合演算には、乗算と加算の間に丸めステージがあります。
次のリストでは、上の表のヘッダーについて説明します。
  • 手術 - 浮動小数点演算の名前を指定します。名前は、対応する RISC-V 浮動小数点命令の名前と一致します。
  • サイクル - 命令の実行にかかるサイクル数を指定します。
  • 結果- 操作によって実行される計算を説明します。
  • 異常な- 操作が非正規入力と非正規出力をどのように処理するかを説明します。非正規化とは、大きさが約 1.17549435082e-38 未満の数値です。
  • 丸め - FPU が結果を丸める方法について説明します。
  • GCC 推論- GCC が命令操作を推論する C コードを示します。

セクションの内容
Floating Point Functions

関連情報
2 暫定結果。
3 近似値への丸め、偶数 (RNE) に関連付けられます。
4 忠実な丸めでは、RNE の 0.5 ULP と比較して、最大誤差は 1 Unit of Least Precision (ULP) です。領域を節約し、FSQRT.S のレイテンシーを削減するために、忠実な丸めが採用されています。
5 最適化レベルが -O3 以上の場合、GCC ツールチェーンは融合演算を推論します。
レベル 2 の表題