インテルのみ表示可能 — GUID: vdz1655085715720
Ixiasoft
3.3.3. リセット信号とデバッグ信号
Interface | 型 | 説明 |
---|---|---|
reset | Reset | グローバル・ハードウェア・リセット入力信号です。これにより、 Nios® Vプロセッサーを即時リセットします。 |
dbg_reset_out | Reset | オプションのリセット出力信号です。これは、Enable DebugとEnable Reset from Debug Moduleの両方のパラメーターをイネーブルした後に表示されます。
|
ndm_reset_in | Reset | オプションのリセット出力信号です。これは、Enable DebugとEnable Reset from Debug Moduleの両方のパラメーターをイネーブルした後に表示されます。
|
cpu_resetreq | コンジット | オプションのローカル・リセット・ポートです。これは、 Add Reset Request Interfaceパラメーターをイネーブルした後に表示されます。resetreq 信号と出力 ack 信号で構成され、 Nios® Vプロセッサー・システム内の他のコンポーネントに影響を与えることなく Nios® Vプロセッサーをリセットするトリガーとなります。
|
図 5. Nios® V/mプロセッサーのリセット・ネットワーク