インテルのみ表示可能 — GUID: epu1691560452903
Ixiasoft
3.1.2. パイプラインなし
使用するFPGA | fMAX (MHz) | ロジックサイズ (ALM) | アーキテクチャー・パフォーマンス | |
---|---|---|---|---|
DMIPS/MHz Ratio | CoreMark/MHz比 | |||
インテル® Cyclone® 10 | 306 | 706 | 0.226 | 0.173 |
インテル® Arria® 10 | 331 | 709 | ||
インテル® Stratix® 10 | 355 | 727 | ||
Intel Agilex® 7 | 433 | 727 |
パラメーター | 設定/説明 | |
---|---|---|
インテル® Quartus® Primeシード | 最大パフォーマンス結果は、 インテル® Quartus® Primeプロ・エディション開発ソフトウェアのバージョン23.4からの10シードスイープに基づいています。 | |
Device speed grade | 各インテルFPGAデバイスファミリーの最速スピードグレード | |
定義されたペリフェラル |
|
|
ツールチェーン | Version |
|
コンパイラーのコンフィグレーション |
|
インテルでは、最大パフォーマンス・ベンチマーク (fMAX) とロジック・サイズ・ベンチマークに同じ インテル® Quartus® Primeデザイン例を使用しています。ただし、コンパイラーの設定は、各ベンチマークで異なります。
- fMAXベンチマーク: superior_performance_optimized_placement_effort
- ロジック・サイズ・ベンチマーク: area_aggressive
注: 実際の結果は、 インテル® Quartus® Prime開発ソフトウェアのバージョン、 Nios® Vプロセッサーのバージョン、コンパイラーのバージョン、ターゲットデバイス、およびプロセッサーのコンフィグレーションによって若干異なります。さらに、システム・ロジック・デザインを変更すると、パフォーマンスとLEの使用率が変わる場合があります。すべての結果は、プラットフォーム・デザイナー・ツールを使用してビルドしたデザインから生成されています。
使用するFPGA | fMAX (MHz) | ロジックサイズ | アーキテクチャー・パフォーマンス | |
---|---|---|---|---|
DMIPS/MHz Ratio | CoreMark/MHz比 | |||
インテル® Cyclone® IV E | 117 | 1598 LE | 0.268 | 0.201 |
インテル® Cyclone® V | 144 | 705 ALM | ||
インテル® Arria® V | 159 | 708 ALM | ||
インテル® Arria® V GZ | 281 | 658 ALM | ||
Stratix® V | 330 | 641 ALM | ||
LP | 135 | 1604 LE | ||
インテル® Arria® 10 | 316 | 558 ALM | ||
インテル® MAX® 10 | 127 | 1619 LE |
パラメーター | 設定/説明 | |
---|---|---|
インテル® Quartus® Primeシード | 最大パフォーマンス結果は、 インテル® Quartus® Prime スタンダード・エディション開発ソフトウェアのバージョン23.1からの10シードスイープに基づいています。 | |
Device speed grade | 各インテルFPGAデバイスファミリーの最速スピードグレード | |
定義されたペリフェラル |
|
|
ツールチェーン | Version |
|
コンパイラーのコンフィグレーション |
|
インテル 同じものを使用します インテル® Quartus® Prime 最大パフォーマンス ベンチマーク (fMAX) とロジック サイズ ベンチマークの設計例。コンパイラ設定は次のとおりです。
- Superior Performance with Maximum Placement Effort
- 高いパフォーマンスへの取り組み で インテル® Quartus® Prime スタンダード・エディション ソフトウェア。
注: 実際の結果は、 インテル® Quartus® Prime開発ソフトウェアのバージョン、 Nios® Vプロセッサーのバージョン、コンパイラーのバージョン、ターゲットデバイス、およびプロセッサーのコンフィグレーションによって若干異なります。さらに、システム・ロジック・デザインを変更すると、パフォーマンスとLEの使用率が変わる場合があります。すべての結果は、プラットフォーム・デザイナー・ツールを使用してビルドしたデザインから生成されています。