インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP

インテル® Agilex™ 7 FPGA & SoCは、ハード固定小数点およびIEEE 754準拠の浮動小数点機能を備えた従来の インテル® FPGAの可変精度DSPアーキテクチャーを継承しています。

固定小数点モードでは、DSPブロックをコンフィグレーションして、9×9から54×54までの精度で信号処理をサポートするようにできます。

  • 9×9乗算器の個数を増やし、各18×19乗算器に9×9乗算器を3個搭載
  • パイプライン・レジスターによるDSPブロックの最大動作周波数の向上と消費電力削減
  • scanin および chainout 信号により、乗算器の入力を動的に切り替え
  • 各DSPブロックを4つの9×9、2つの18×19、または1つの27×27乗算累積として個別にコンパイル

可変精度DSPでは、浮動小数点の加算、乗算、乗算加算、および乗算累積をサポートします。

  • 単精度32ビット演算FP32浮動小数点モード
  • 半精度 16ビット演算FP16およびFP19浮動小数点モード、およびBFLOAT16浮動小数点形式

専用の64ビット・カスケード・バスを使用すると、複数の可変精度DSPブロックをカスケード接続して、より高精度のDSP機能を効率的に実装できます。

図 7. 低精度固定小数点モード
図 8. 標準精度固定小数点モード
図 9. 高精度固定小数点モード
図 10. 半精度16ビット演算浮動小数点このブロック図では、DSPブロックの機能を表現しています。パイプライン・レジスターは、DSPブロックのさまざまな回路に組み込まれています。
図 11. 単精度32ビット演算浮動小数点このブロック図では、DSPブロックの機能表現を示しています。パイプライン・レジスターは、DSPブロックのさまざまな回路に組み込まれています。
表 22.   インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSPブロックのコンフィグレーション次の表に示すのは、 インテル® Agilex™ 7 FPGA & SoCが、DSPブロック内または複数のDSPブロックを利用して異なる精度に対応する方法です。
乗算器 DSPブロックリソース使用率 想定アプリケーション
9×9ビット

可変精度DSPブロックの4分の1

(DSPブロック1個で9×9を4個サポート可能)

低精度固定小数点
18×19ビット 可変精度DSPブロックの2分の1 中精度固定小数点
27×27ビット 可変精度DSPブロック1個 高精度固定小数点
19×36ビット 可変精密DSPブロック1個 (外部加算器付き) 固定小数点高速フーリエ変換 (FFT)
36×36ビット 可変精密DSPブロック2個 (外部加算器付き) 超高精度固定小数点
54×54ビット 可変精密DSPブロック4個 (外部加算器付き) 倍精度固定小数点
半精度浮動小数点

可変精度DSPブロック1個

(FP16乗算器2個用の加算器と累算器1個を含む)

半精度浮動小数点
単精度浮動小数点

可変精度DSPブロック1個

(FP32乗算器1個と累算器1個を含む)

単精度浮動小数点