インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

12.1. Eタイル・トランシーバー

Eタイル・トランシーバーの連続データレートは、1Gbpsから28.9Gbps NRZ、および2Gbpsから58Gbps PAM4です。リーチがより長いバックプレーン駆動アプリケーションでは、Eタイル・トランシーバーにより高度な適応等化回路を使用して、システム損失を均等化します。

すべてのEタイル・トランシーバー・チャネルには、次のブロックが装備されています。

  • 専用PMA: 物理チャネルに対するプライマリー・インターフェイス機能
  • ハード化PCS: エンコード/デコード、ワード・アライメント、およびその他の前処理機能は通常、処理データをFPGAコア・ファブリックに転送する前に行われます。

独立したクロックドメインを持つシングルPMA – PCSチャネル1つにより、各トランシーバーがトランシーバー・タイル内に形成されます。高度にコンフィグレーション可能なクロック分配ネットワークを使用して、さまざまな結合および非結合データレートのコンフィグレーションの実行が、各トランシーバー・バンク内、および各トランシーバー・タイル内で可能です。