インテルのみ表示可能 — GUID: zur1623164809818
Ixiasoft
1. インテル® Agilex™ 7 FPGA & SoCの概要
2. インテル® Agilex™ 7 FPGA & SoCファミリープラン
3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー
4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール
5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー
6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP
7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク
8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O
9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL
10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス
11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム
12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー
13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー
14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック
15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション
16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM
17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー
19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正
20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理
21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール
22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴
インテルのみ表示可能 — GUID: zur1623164809818
Ixiasoft
14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック
一部の インテル® Agilex™ 7 FPGAには、暗号ブロックのインスタンスが複数含まれています。200Gbps半二重暗号ブロックを構成するハード化されたロジックは、暗号化と復号化の両方の機能を1つの回路で実行します。暗号ブロックは、I/Oセルに隣接するデバイスの上部と下部の周辺にあります。
暗号ブロックによりサポートされる暗号化規格は次のとおりです。
- AES規格 (全世界で使用)
- SM4規格 (主に中国で使用)
暗号ブロックによりサポートされる異なる動作モードは、次のとおりです。
- ガロア・カウンター・モード (GCM)
- XTSモード (XOR-encrypt-XORの上にビルド)
イーサネットMACsecソフトIPでは、各暗号ブロックをサポートし、完全なMACsecソリューションを提供し、100Gbps全二重または200Gbps半二重スループット・レートに対応します。暗号ブロックと一緒に、サードパーティーまたは独自のIPsecソフトIPを使用することもできます。