インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク

インテル® Agilex™ 7 FPGA & SoCでは、コア・クロッキング機能にプログラマブル・クロック・ ツリー合成を使用します。

プログラマブル・クロック・ツリー合成では、専用のクロックツリー配線およびスイッチング回路を使用します。この専用回路により、 インテル® Quartus® Prime開発ソフトウェアを使用して、デザインに必要な正確なクロックツリーを作成することができます。

プログラマブル・クロック・ツリー合成を使用する利点は次のとおりです。

  • クロックツリーの挿入遅延の最小化
  • クロックツリーの動的消費電力の削減
  • コアにおけるクロッキングの柔軟性が向上
  • 従来のグローバルおよびリージョナル・クロッキング方式との下位互換性を維持

インテル® Agilex™ 7 FPGA & SoCのコア・クロック・ネットワークの機能は次のとおりです。

  • 第2世代 インテル® Hyperflex™ コア・アーキテクチャーのサポート
  • ハード・メモリー・コントローラーをサポート31
    • DDR4: 最大 3,200Mbps (コアへの転送レートは 1/4)
    • DDR5: 最大 5600 Mbps
    • LPDDR5: 最大 5500 Mbps
  • 専用クロック入力ピンと整数I/O PLLによるサポート
31 インテル® Agilex™ 7 FPGAシリーズでサポートするハード・メモリー・コントローラーは、それぞれ異なります。詳細については、関連情報を参照してください。