インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要

ダウンロード PDF
ID 683458
日付 1/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要 2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA ＆ SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA ＆ SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA ＆ SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA ＆ SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA ＆ SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA ＆ SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA ＆ SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA ＆ SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA ＆ SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA ＆ SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要の改訂履歴
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要 x
1.1. インテル® Agilex™ 7 FPGA ＆ SoCにおける主な機能およびイノベーション 1.2. インテル® Agilex™ 7 FPGA ＆ SoCのブロック図 1.3. インテル® Agilex™ 7 FPGA ＆ SoCの機能の概要 1.4. インテル® Agilex™ 7 SoCの追加機能
2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン x
2.1. インテル® Agilex™ 7 FPGA ＆ SoC Fシリーズ 2.2. インテル® Agilex™ 7 FPGA ＆ SoC Iシリーズ 2.3. インテル® Agilex™ 7 FPGA ＆ SoC Mシリーズ 2.4. 使用可能なオプション
10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス x
10.1. 外部メモリー・インターフェイスのパフォーマンス 10.2. ハード・メモリー・コントローラーの機能
12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー x
12.1. Eタイル・トランシーバー 12.2. Pタイル・トランシーバー 12.3. Fタイル・トランシーバー 12.4. Rタイル・トランシーバー
12.1. Eタイル・トランシーバー x
12.1.1. Eタイル・トランシーバーのPMA機能 12.1.2. Eタイル・トランシーバーのPCS機能
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要
2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン
3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー
4. インテル® Agilex™ 7 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール
5. インテル® Agilex™ 7 FPGA ＆ SoCにおける内部エンベデッド・メモリー
6. インテル® Agilex™ 7 FPGA ＆ SoCにおける可変精度DSP
7. インテル® Agilex™ 7 FPGA ＆ SoCにおけるコア・クロック・ネットワーク
8. インテル® Agilex™ 7 FPGA ＆ SoCにおける汎用I/O
9. インテル® Agilex™ 7 FPGA ＆ SoCにおけるI/O PLL
10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス
11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム
12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー
13. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー
14. インテル® Agilex™ 7 FPGA ＆ SoC FシリーズおよびIシリーズにおける高性能暗号ブロック
15. PCIe* を使用した インテル® Agilex™ 7 FPGA ＆ SoC向けプロトコル経由コンフィグレーション
16. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM
17. インテル® Agilex™ 7 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・セキュリティー
19. インテル® Agilex™ 7 FPGA ＆ SoCにおけるSEUエラー検出および訂正
20. インテル® Agilex™ 7 FPGA ＆ SoCの消費電力管理
21. インテル® Agilex™ 7 FPGA ＆ SoC向けの インテル® のソフトウェアおよびツール
22. インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要の改訂履歴

20. インテル® Agilex™ 7 FPGA ＆ SoCの消費電力管理

インテル® Agilex™ 7 FPGA製品ファミリーには、SmartVIDをサポートする標準電源デバイスと、コア速度オプションに制限のある固定コア電圧デバイスが用意されています。

インテル® Agilex™ 7 FPGA ＆ SoCでは、旧世代の インテル® Stratix® 10 FPGAと比較して、最大40% の総消費電力削減を実現しています。

総消費電力の削減を達成するため、 インテル® Agilex™ 7 FPGA ＆ SoCでは次の点を活かしています。

  • 先進の インテル® 10nm SuperFinまたはIntel® 7テクノロジー
  • 第2世代 インテル® Hyperflex™ コア・アーキテクチャー
  • SmartVIDまたは固定コア電圧
  • その他の電力削減技術 (パワーアイランドやパワー・ゲーティングなど)
表 35.   インテル® Agilex™ 7 FPGA ＆ SoC の電源オプション
デバイスタイプ シリーズ 呼称 説明
SmartVID

Fシリーズ

Iシリーズ

Mシリーズ

 -V
  • デバイスは最適なコア電圧で動作し、VID電力制限やさまざまなFPGAアプリケーションに必要なデバイス性能を満たします。
  • 工場出荷時にプログラム済みのコードにより、PMBus電圧レギュレーターが最適なコア電圧で動作し、デバイスのVID電力制限と性能仕様を満たします。そのため、SmartVIDデバイスのVCC およびVCCP コア電圧供給は、専用のPMBus電圧レギュレーターを使用して強制駆動する必要があります。
固定電圧 Fシリーズ -F
  • デバイスは0.8Vをサポートします。
  • 低固定コア電圧を使用することで、デバイスの総消費電力がさらに削減されます。
  • こうした固定電圧デバイスのスタティック電力は、SmartVID標準電源デバイスよりも低くなり、同時にデバイスのパフォーマンスが維持されます。

パワーアイランドとパワー・ゲーティング機能により、 インテル® Agilex™ 7デバイス内の未使用リソースの電源がオフになり、スタティック消費電力を削減します。コンフィグレーション中は、 インテル® Quartus® Prime開発ソフトウェアにより、DSPブロックやM20Kブロックなどの特定の未使用リソースの電源が自動的に切断されます。

さらに、 インテル® Agilex™ 7デバイスの特長には、業界をリードする低消費電力トランシーバーがあります。また、ハードIPブロックを多数装備し、ロジックリソースの削減だけではなく、ソフト実装と比較して大幅な省電力が実現します。ハードIPブロックは、同等のソフトロジック実装と比較して、消費電力を通常で最大50% 抑えることができます。

レベル 2 の表題