インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要

ダウンロード PDF
ID 683458
日付 1/10/2023
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要 2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA ＆ SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA ＆ SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA ＆ SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA ＆ SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA ＆ SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA ＆ SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA ＆ SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA ＆ SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA ＆ SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA ＆ SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要の改訂履歴
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要 x
1.1. インテル® Agilex™ 7 FPGA ＆ SoCにおける主な機能およびイノベーション 1.2. インテル® Agilex™ 7 FPGA ＆ SoCのブロック図 1.3. インテル® Agilex™ 7 FPGA ＆ SoCの機能の概要 1.4. インテル® Agilex™ 7 SoCの追加機能
2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン x
2.1. インテル® Agilex™ 7 FPGA ＆ SoC Fシリーズ 2.2. インテル® Agilex™ 7 FPGA ＆ SoC Iシリーズ 2.3. インテル® Agilex™ 7 FPGA ＆ SoC Mシリーズ 2.4. 使用可能なオプション
10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス x
10.1. 外部メモリー・インターフェイスのパフォーマンス 10.2. ハード・メモリー・コントローラーの機能
12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー x
12.1. Eタイル・トランシーバー 12.2. Pタイル・トランシーバー 12.3. Fタイル・トランシーバー 12.4. Rタイル・トランシーバー
12.1. Eタイル・トランシーバー x
12.1.1. Eタイル・トランシーバーのPMA機能 12.1.2. Eタイル・トランシーバーのPCS機能
1. インテル® Agilex™ 7 FPGA ＆ SoCの概要
2. インテル® Agilex™ 7 FPGA ＆ SoCファミリープラン
3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー
4. インテル® Agilex™ 7 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール
5. インテル® Agilex™ 7 FPGA ＆ SoCにおける内部エンベデッド・メモリー
6. インテル® Agilex™ 7 FPGA ＆ SoCにおける可変精度DSP
7. インテル® Agilex™ 7 FPGA ＆ SoCにおけるコア・クロック・ネットワーク
8. インテル® Agilex™ 7 FPGA ＆ SoCにおける汎用I/O
9. インテル® Agilex™ 7 FPGA ＆ SoCにおけるI/O PLL
10. インテル® Agilex™ 7 FPGA ＆ SoCにおける外部メモリー・インターフェイス
11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム
12. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3D SiPトランシーバー
13. インテル® Agilex™ 7 FPGA ＆ SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー
14. インテル® Agilex™ 7 FPGA ＆ SoC FシリーズおよびIシリーズにおける高性能暗号ブロック
15. PCIe* を使用した インテル® Agilex™ 7 FPGA ＆ SoC向けプロトコル経由コンフィグレーション
16. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・コンフィグレーションおよびSDM
17. インテル® Agilex™ 7 FPGA ＆ SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. インテル® Agilex™ 7 FPGA ＆ SoCにおけるデバイス・セキュリティー
19. インテル® Agilex™ 7 FPGA ＆ SoCにおけるSEUエラー検出および訂正
20. インテル® Agilex™ 7 FPGA ＆ SoCの消費電力管理
21. インテル® Agilex™ 7 FPGA ＆ SoC向けの インテル® のソフトウェアおよびツール
22. インテル® Agilex™ 7 FPGA ＆ SoCデバイスの概要の改訂履歴

4. インテル® Agilex™ 7 FPGA ＆ SoCにおけるアダプティブ・ロジック・モジュール

インテル® Agilex™ 7 FPGA ＆ SoCでは、拡張アダプティブ・ロジック・モジュール (ALM) を使用しています。これは、 インテル® Arria® 10および インテル® Stratix® 10 FPGAなどの旧世代の インテル® FPGAと同様です。拡張アダプティブ・ロジック・モジュールにより、ロジック機能の効率的な実装や、 インテル® Agilex™ 7デバイス、 インテル® Arria® 10、 インテル® Stratix® 10デバイスとの間のIP変換が容易になります。
図 6. ALMブロック図この図では、ALMに8入力フラクチャブル・ルックアップ・テーブル (LUT)、専用の組み込み加算器2個、および専用レジスター4個が備えられています。
表 20.  ALMの主な特長と機能
主な特長 機能
レジスター数の多さ 第2世代 インテル® Hyperflex™ アーキテクチャーとともに、各8入力フラクチャブルLUTにある4つのレジスターにより、コアロジックの使用率が非常に高い場合のコア・パフォーマンスの最大化が可能です。
ALM動作モード 拡張7入力ロジック・ファンクション、シングル6入力ロジック・ファンクション、または2つの小さな独立したファンクション (例えば、2つの4入力ファンクション) を実装することにより、コアロジックの使用率を最適化できます。
2つのクロックソース 各ALMの2つのクロックソースにより、2つの通常クロックと2つの遅延クロックを生成して、ALMレジスターを駆動します。その結果、クロックドメインが増加し、時間借用能力が向上します。
追加のLUT出力 組み合わせ機能用の追加の高速6-LUTおよび5-LUT出力により、ロジックカスケードのクリティカル・パスが改善されます。
レジスターパッキングの改善 レジスターパッキングの改善 (パッキング済みレジスターパス2個を備えた5入力LUTなど) の結果、ファブリック領域の使用効率が向上し、クリティカル・パスが改善されます。
ラッチモードのサポート ALMにより、アドレス・ラッチ・イネーブルのラッチモードをサポートします。

インテル® Quartus® Prime開発ソフトウェアでは、ALMロジック構造を利用し、最高のパフォーマンス、最適なロジック使用率、および最短のコンパイル時間を実現します。 インテル® Quartus® Prime開発ソフトウェアでは、デザインの再利用を簡素化し、レガシーデザインを インテル® Agilex™ 7 FPGA ＆ SocのALMアーキテクチャーに自動マッピングします。

レベル 2 の表題