インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー

インテル® Agilex™ 7 FPGA & SoCのMLABブロックおよびM20Kエンベデッド・メモリー・ブロックは、旧世代の インテル® FPGAデバイスファミリーのエンベデッド・メモリーと同様です。さらに、一部の インテル® Agilex™ 7デバイスに備えられているeSRAMブロックでは、スティッチングをサポートします。
表 21.   インテル® Agilex™ 7 FPGA & SoCのエンベデッド・メモリー・ブロックの種類と機能
特徴 MLAB M20K eSRAM30
用途 幅が広く深度の浅いメモリーのコンフィグレーション 大規模なメモリーのコンフィグレーションのサポート 高速パス、低レイテンシー、高帯域幅オンチップメモリーを備えた大規模メモリーのコンフィグレーション
ブロックサイズ 640ビット 20キロビット 18メガビット
コンフィグレーション
  • 64×10 (エミュレーション)
  • 32×20
  • 2,048×10 (または ×8)
  • 1,024×20 (または ×16)
  • 512×40 (または ×32)
  • 8チャネル×2.25Mb (18Mb)
  • 各チャネルには72×1Kメモリーが32バンク含まれます
ハードECC 可能 可能
モード シングルポートRAM、デュアルポートRAM、FIFO、ROM、およびシフトレジスター
30 FシリーズおよびIシリーズデバイスで使用可能です。