インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

12.4. Rタイル・トランシーバー

Rタイル・トランシーバーは、ハード化 CXL* IPを備えた PCIe* トランシーバーです。

Rタイル・トランシーバーの機能は次のとおりです。

  • 32Gbpsで最大 PCIe* 5.0×16までサポート
  • ポート分岐のサポート: 2×8エンドポイントまたは 4×4ルートポート
  • TLバイパス機能
  • プロトコル経由コンフィグレーション (CvP)
  • 自律ハードIP
  • ユーザー・インターフェイス上でヘッダー・インターフェイスとペイロード・インターフェイスを分離
  • シングルルートI/O仮想化 (SR-IOV): 8つの物理機能または2Kの仮想機能
  • VirtIOサポート
  • スケーラブルIOV
  • 共有仮想メモリー
  • Precise Time Management (高精度時刻管理)
  • PIPEダイレクト
  • ハード化 CXL* IP、最大 PCIe* 5.0 ×16エンドポイント
  • 一部の機能では、 CXL* 1.1および2.0仕様をサポート
  • ソフトロジック (暗号化済み) により、 CXL* タイプ1、タイプ2、またはタイプ3デバイスをサポート
  • 異なる種類のメモリーとコントローラーを混在させて管理