インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

2.1. インテル® Agilex™ 7 FPGA & SoC Fシリーズ

表 4.  FシリーズFPGAファミリープラン: 主な特長この表の値は、最大のリソースまたはパフォーマンスです。
デバイス

ロジックエレメント (LE)

アダプティブ・ロジック・モジュール eSRAM M20K

MLAB

DSP 暗号ブロック
サイズ (Mb)

サイズ (Mb)

サイズ (Mb) 18×19乗算器
AGF 006 573,480 194,400 2,844 56 9,720 6 1,640 3,280
AGF 008 764,640 259,200 3,792 74 12,960 8 2,296 4,592
AGF 012 1,178,525 399,500 2 36 5,900 115 19,975 12 3,743 7,486
AGF 014 1,437,240 487,200 2 36 7,110 139 24,360 15 4,510 9,020
AGF 019 1,918,975 650,500 1 18 8,500 166 35,525 20 1,354 2,708 2
AGF 023 2,308,080 782,400 1 18 10,464 204 39,120 24 1,640 3,280 2
AGF 022 2,208,075 748,500 10,900 212 37,425 23 6,250 12,500
AGF 027 2,692,760 912,800 13,272 259 45,640 28 8,528 17,056
表 5.  FシリーズFPGAファミリープラン: トランシーバーおよびHPSこの表の値は、最大のリソースまたはパフォーマンスです。
デバイス Fタイル Pタイル Eタイル

HPSオプション

FGTトランシーバー・チャネル5

イーサネット・ブロック

6

PCIe* コントローラー

7

PCIe* コントローラー

7

トランシーバー・

チャネル8

イーサネット・ブロック

9

32Gbps

NRZ

58Gbps

PAM4

28.9Gbps

NRZ

58Gbps

PAM4

AGF 006 32

24

2 2 可能
AGF 008 32

24

2 2 可能
AGF 012 32

24

2 2 1 16

8

4 可能
AGF 014 32

24

2 2 1 16

8

4 可能
AGF 019 64

48

4 4 2 24

12

4 可能
AGF 023 64

48

4 4 2 24

12

4 可能
AGF 022 64

48

4 4 2 24

12

4 可能
AGF 027 64

48

4 4 2 24

12

4 可能
表 6.  FシリーズFPGAのFタイル搭載FPGAパッケージ表の読み方の例: 1546AパッケージのAGF 006の場合、GPIOが384個あり、そのうち192個がLVDSです。Fタイルでは、最大合計32× 32Gbps NRZまたは24× 58Gbps PAM4をサポートします。
デバイス パッケージ

(グリッド配列: 六角形)

1546A

(37.5mm × 34mm)

0.92mmピッチ

2340A

(45mm × 42mm)

0.92mmピッチ

3184C

(56mm × 45mm)

0.92mmピッチ

GPIO LVDS Fタイル ×2 GPIO LVDS Fタイル ×2 GPIO LVDS Fタイル ×4

32Gbps

NRZ

58Gbps

PAM4

32Gbps

NRZ

58Gbps

PAM4

32Gbps

NRZ

58Gbps

PAM4

AGF 006 384 192 32 24 576 288 32 24
AGF 008 384 192 32 24 576 288 32 24
AGF 012 744 372 32 24
AGF 014 744 372 32 24
AGF 019 480 240 32 24 480 240 64 48
AGF 023 480 240 32 24 480 240 64 48
AGF 022 744 372 32 24 720 360 64 48
AGF 027 744 372 32 24 720 360 64 48
表 7.  Fシリーズ FPGAのPタイルおよびEタイル搭載パッケージ表の読み方の例: 2581AパッケージのAGF 019の場合、GPIOが480個あり、そのうち240個がLVDSです。Eタイルが1個あり、最大合計24× 28.9Gbps NRZまたは12× 58Gbps PAM4をサポートします。Pタイルが2個あり、最大合計32× PCIe* (レーンあたり最大16Gbps) をサポートします。
デバイス パッケージ

(グリッド配列: 六角形)

2486A

(55mm × 42.5mm)

1.0mmピッチ

2581A

(52.5mm × 40.5mm)

0.92mmまたは0.92mmピッチ

GPIO LVDS Eタイル ×1 Pタイル ×1 GPIO LVDS Eタイル ×1 Pタイル ×2

28.9Gbps

NRZ

58Gbps

PAM4

16Gbps

PCIe*

28.9Gbps

NRZ

58Gbps

PAM4

16Gbps

PCIe*

AGF 006
AGF 008
AGF 012 768 384 16 8 16
AGF 014 768 384 16 8 16
AGF 019 480 240 24 12 32
AGF 023 480 240 24 12 32
AGF 022 624 312 24 12 32
AGF 027 624 312 24 12 32
5 最大Fタイル汎用トランシーバー (FGT) RSおよびKP FEC NRZは最大32Gbps、またはPAM4は最大58Gbps。
6 最大10、25、40、50、100、200、または400GbE MAC、およびFECハードIPブロック。
7 最大 PCIe* ハードIPブロック ( PCIe* 4.0 ×16)、または分岐可能な PCIe* 4.0 ×8 (EP) 2個または PCIe* 4.0 ×4 (RP) 4個。
8 最大RSおよびKP FEC NRZは最大32Gbps、またはPAM4は最大58Gbps。
9 最大100 GbE MAC、およびFECハードIPブロック。