インテル® Agilex™ 7 FPGA & SoCデバイスの概要

ID 683458
日付 1/10/2023
Public
ドキュメント目次
1. インテル® Agilex™ 7 FPGA & SoCの概要 2. インテル® Agilex™ 7 FPGA & SoCファミリープラン 3. 第2世代 インテル® Hyperflex™ コア・アーキテクチャー 4. インテル® Agilex™ 7 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. インテル® Agilex™ 7 FPGA & SoCにおける内部エンベデッド・メモリー 6. インテル® Agilex™ 7 FPGA & SoCにおける可変精度DSP 7. インテル® Agilex™ 7 FPGA & SoCにおけるコア・クロック・ネットワーク 8. インテル® Agilex™ 7 FPGA & SoCにおける汎用I/O 9. インテル® Agilex™ 7 FPGA & SoCにおけるI/O PLL 10. インテル® Agilex™ 7 FPGA & SoCにおける外部メモリー・インターフェイス 11. インテル® Agilex™ 7 SoCにおけるハード・プロセッサー・システム 12. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3D SiPトランシーバー 13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー 14. インテル® Agilex™ 7 FPGA & SoC FシリーズおよびIシリーズにおける高性能暗号ブロック 15. PCIe* を使用した インテル® Agilex™ 7 FPGA & SoC向けプロトコル経由コンフィグレーション 16. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. インテル® Agilex™ 7 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. インテル® Agilex™ 7 FPGA & SoCにおけるデバイス・セキュリティー 19. インテル® Agilex™ 7 FPGA & SoCにおけるSEUエラー検出および訂正 20. インテル® Agilex™ 7 FPGA & SoCの消費電力管理 21. インテル® Agilex™ 7 FPGA & SoC向けの インテル® のソフトウェアおよびツール 22. インテル® Agilex™ 7 FPGA & SoCデバイスの概要の改訂履歴

13. インテル® Agilex™ 7 FPGA & SoCにおけるヘテロジニアス3DスタックHBM2E DRAMメモリー

インテル® Agilex™ 7 FPGA & SoC Mシリーズには、統合HBM2E DRAMメモリーのオプションがあります。HBM2Eメモリーブロックは、高性能FPGAコア・ファブリック、トランシーバー・タイル、およびHPSと共にパッケージ内に搭載されています。

パッケージ内にHBM2Eメモリーを搭載することで、ニアメモリー・コンピューティングの実装が実現し、合計で最大820Gbpsのメモリー帯域幅が可能になります。この合計帯域幅は、DDR5メモリー帯域幅と比較して10倍以上増加しています。ニアメモリー・コンフィグレーションによりFPGAとメモリー間のトレースが減少するため、ボード面積が削減すると同時に、システムの消費電力を削減できます。

MシリーズFPGAには、パッケージ内に2つの統合HBM2E DRAMメモリースタックがあります。この各DRAMスタックには次のものが含まれます。

  • スタックあたり8GBまたは16GBの密度、デバイスあたり16GBまたは32GBの合計密度
  • スタックあたり410Gbpsのメモリー帯域幅、デバイスあたり820Gbpsの合計メモリー帯域幅
  • 128ビット幅の独立チャネル8個、または64ビット幅の独立疑似チャネル16個
  • コア・ファブリックとHBM2E DRAMメモリー間のデータ転送速度は信号あたり最大3.2Gbps

MシリーズFPGAのコア・ファブリックとHBM2Eとのインターフェイス接続は、直接、またはハード化メモリーNoCを介して可能です。