インテルのみ表示可能 — GUID: joc1409526960741
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409526960741
Ixiasoft
1.2.2.7.1. 2 端子デカップリング・コンデンサー
デカップリング・コンデンサーのセクションには、次の実装面積のさまざまな2 端子コンデンサーのESR とESL のデフォルト値が含まれています。
- 0201
- 0402
- 0603
- 0805
- 1206
デカップリング・コンデンサーのセクションには、ユーザー定義コンデンサー (User1、...、User4 など) のためのオプションも設けられています。さまざまな実装面積に対してESR およびESL 寄生成分を定義し、System_Decap タブに対応するコンデンサーの値を入力することができます。コンデンサーの値を定義するときに、対応する実装面積を選択します。