インテルのみ表示可能 — GUID: wzs1468626256764
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: wzs1468626256764
Ixiasoft
1.2.2.1.9. スプリットプレーンの実装
電源レールの各グループは同じレギュレーターを共有します。したがって、個別の電源レールグループには個別のレギュレーターがあります。しかし、それらは同じパワープレーン・レイヤーを共有することができます (ただし、異なるディメンションの個別パワーアイランド)。また、各電源レールグループは、異なるパワープレーン・レイヤーに配置されることもできます。
- レギュレーター・グループが同じパワープレーンを共有する場合は、System-Decap タブのBGA Via の下で同じLayer Number を選択します。
図 9. Layer Number を設定する
- Stackup タブで次の手順を実行します。
- Stackup Data テーブルを完成させます。
- Import Geometries をクリックします。
図 10. Stackup Data テーブルを完成する
- Plane_Cap タブで以下の手順を実行します。
- 各レギュレーター・グループに割り当てられたエリアのディメンションを指定します。
- インポートターゲットをAll からグループID に変更します。
- Import Plane R&C をクリックします。
図 11. Plane R&C をインポートする