デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

ダウンロード PDF
ID 683293
日付 12/15/2017
Public
ドキュメント目次
ドキュメント目次 x
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド x
1.1. 概要 1.2. PDN デカップリング手法レビュー 1.3. PDN ツールのセットアップと結果の最適化 1.4. 改訂履歴
1.2. PDN デカップリング手法レビュー x
1.2.1. PDN 回路トポロジー 1.2.2. PDN ツール2.0 の主なタブ 1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン 1.2.4. Z EFF のトラブルシューティング
1.2.1. PDN 回路トポロジー x
1.2.1.1. ZTARGET 1.2.1.2. FEFFECTIVE
1.2.2. PDN ツール2.0 の主なタブ x
1.2.2.1. System_Decap 1.2.2.2. スタックアップ 1.2.2.3. BGA_Via 1.2.2.4. Plane_Cap 1.2.2.5. Cap_Mount 1.2.2.6. X2Y_Mount 1.2.2.7. Library 1.2.2.8. Enlarged_Graph
1.2.2.1. System_Decap x
1.2.2.1.1. Device Selection セクション 1.2.2.1.2. Power Rail Data and Configuration セクション 1.2.2.1.3. VRM Data セクション 1.2.2.1.4. Rail Group Summary セクション 1.2.2.1.5. VRM Impedance セクション 1.2.2.1.6. BGA Via セクション 1.2.2.1.7. Plane セクション 1.2.2.1.8. Spreading セクション 1.2.2.1.9. スプリットプレーンの実装 1.2.2.1.10. FEFFECTIVE セクション 1.2.2.1.11. Decoupling セクション 1.2.2.1.12. Results Summary セクション 1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
1.2.2.2. スタックアップ x
1.2.2.2.1. Stackup Data 1.2.2.2.2. Full Stackup
1.2.2.7. Library x
1.2.2.7.1. 2 端子デカップリング・コンデンサー 1.2.2.7.2. バルク・コンデンサー 1.2.2.7.3. X2Y デカップリング・コンデンサー 1.2.2.7.4. BGA ビアおよびプレーン・キャパシタンス 1.2.2.7.5. VRM ライブラリー 1.2.2.7.6. スプレッディングR およびL 寄生成分 1.2.2.7.7. 誘電体材料ライブラリー 1.2.2.7.8. ユーザー設定のFEFFECTIVE
1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン x
1.2.3.1. 配置前の説明 1.2.3.2. 単一レールのシナリオにおけるデカップリングの導出 1.2.3.3. 電源共用のシナリオにおけるデカップリングの導出
1.2.4. Z EFF のトラブルシューティング x
1.2.4.1. 高いZEFF を修正するための戦略
1.3. PDN ツールのセットアップと結果の最適化 x
1.3.1. PCB スタックアップの設定 1.3.2. パワーグループの設定 1.3.3. プレレイアウトにおける最適化 1.3.4. より良い精度のためのさらなる最適化 1.3.5. 相互関係
1.3.1. PCB スタックアップの設定 x
1.3.1.1. デバイスの選択 1.3.1.2. スタックアップ・データの入力
1.3.1.2. スタックアップ・データの入力 x
1.3.1.2.1. カスタム誘電材料の使用
1.3.2. パワーグループの設定 x
1.3.2.1. レールの選択 1.3.2.2. Rail Group Summary 1.3.2.3. VRM Impedance 1.3.2.4. BGA Via 1.3.2.5. プレーンの計算 1.3.2.6. プレーン・スプレッディングの寄生成分 1.3.2.7. FEFFECTIVE およびデカップリング結果の要約
1.3.3. プレレイアウトにおける最適化 x
1.3.3.1. コンデンサー・モデルの確認 1.3.3.2. デキャップ数の最適化
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

1.2.1.2. FEFFECTIVE

上記で説明したように、コンデンサーは、過渡電流に対して電力とグランドの間に最小インピーダンス経路を提供することにより、PDN インピーダンスを低減します。高周波数でのコンデンサーのインピーダンスは、寄生成分 (ESL とESR) によって決まります。コンデンサーを搭載したPCB の場合、寄生成分には、コンデンサー自体の寄生成分だけでなく、実装、PCB スプレッディング、およびパッケージングに関連する寄生成分も含まれます。したがって、PCB コンデンサーの寄生成分は一般にオンダイ・コンデンサーの寄生成分よりも高くなります。その結果、PCB コンデンサーを使用したデカップリングは、高周波数では無効になります。有効周波数範囲を超えてPDN デカップリングにPCB コンデンサーを使用すると、PDN の性能が改善されず、部品表 (BOM) コストが増大します。

PCB デカップリングの過剰デザインを軽減するために、PDN ツールのこのリリースでは、別のガイドラインとして提案されたPCB デカップリング・デザイン・カットオフ周波数 (FEFFECTIVE) を提供します。ZEFF をZTARGET の下でFEFFECTIVE までに維持するPCB デカップリングのみをデザインする必要があります。ZEFF はPCB デザインのインピーダンス・プロファイルであり、以下を含むすべてのPDN 関連デザインの寄生成分を含みます。

  • VRM R およびL
  • PCB スプレッディングR およびL
  • プレーンR およびC
  • デカップリング・コンデンサー
  • BGA ビアR およびL

FEFFECTIVE は、オンボード・デカップリング・コンデンサーの有効周波数を定義します。

ZEFF が高すぎる場合、またはデカップリング用のコンデンサーの数が多すぎる場合は、ZEFF のトラブルシューティングを参照してください。

注: インテルFPGA デバイスが別のデバイスと電源レールを共有する場合、FEFFECTIVE では不十分な場合があります。他のデバイスから生成されたノイズはPDN に沿って伝搬し、FPGA デバイスの性能に影響します。ノイズの周波数は、ノイズ源とFPGA デバイス間の伝達インピーダンスによって決まり、FEFFECTIVE よりも高くなることがあります。PDN の寄生インダクタンスを低減し、FPGA デバイスとノイズ源の間のアイソレーションを向上させることで、このリスクが低減されます。ノイズ干渉のリスクを明確に特定するには、伝達インピーダンス解析を実行する必要があります。
関連情報
レベル 2 の表題