インテルのみ表示可能 — GUID: joc1409529026618
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409529026618
Ixiasoft
1.2.2.7.6. スプレッディングR およびL 寄生成分
このライブラリーには、PDN デザインの品質に基づき、FPGA に関してデカップリング・コンデンサーから見た有効スプレッディング・インダクタンスのデフォルト値に関するさまざまなオプションがあります。PDN ネットワークが最適設計されている場合、有効スプレッディング・インダクタンスのLow 値を選択することができます。PDN の最適デザインには、以下のデザインルールの実施が含まれます。
- 特定の電源について、薄い誘電体層をはさむ広いソリッドなパワー/グランドプレーンが設けられたPCB スタックアップ。パワー/グランドペアの間の誘電体材料の厚さは、FPGA に関してデカップリング・コンデンサーから見たスプレッディング/ループ・インダクタンスの大きさに直接影響します。
- 電気的な観点から、コンデンサーをFPGA により近接させて配置します。
- デカップリング・コンデンサーからFPGA デバイスまでの電流経路内で、パワー/グランド・サンドイッチ中のビア・パーフォレーションを最小限に抑えます。
レイアウトおよびデザイン制約のためにPDN のデザインは最適にならない場合があります。この場合、スプレッディングR およびL の値について、Medium またはHigh のどちらかを選択することができます。デフォルト値を変更するか、またはデザイン固有のライブラリーに列記されているCustom フィールドを使用することもできます。