インテルのみ表示可能 — GUID: joc1409528810189
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409528810189
Ixiasoft
1.2.2.7.4. BGA ビアおよびプレーン・キャパシタンス
このセクションでは、デザイン固有の情報が入手できない場合、配置前の段階でBGA およびプレーン・キャパシタンスの下で有効ビア・ループ・インダクタンスの値を直接入力するオプションが用意されています。
デザイン固有の情報にアクセスできる場合は、このセクションを無視して、デザイン固有の情報をPlane Cap およびBGA Via タブに入力し、プレーン・キャパシタンスとBGA ビア寄生成分をそれぞれ計算することができます。