デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

ダウンロード PDF
ID 683293
日付 12/15/2017
Public
ドキュメント目次
ドキュメント目次 x
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド x
1.1. 概要 1.2. PDN デカップリング手法レビュー 1.3. PDN ツールのセットアップと結果の最適化 1.4. 改訂履歴
1.2. PDN デカップリング手法レビュー x
1.2.1. PDN 回路トポロジー 1.2.2. PDN ツール2.0 の主なタブ 1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン 1.2.4. Z EFF のトラブルシューティング
1.2.1. PDN 回路トポロジー x
1.2.1.1. ZTARGET 1.2.1.2. FEFFECTIVE
1.2.2. PDN ツール2.0 の主なタブ x
1.2.2.1. System_Decap 1.2.2.2. スタックアップ 1.2.2.3. BGA_Via 1.2.2.4. Plane_Cap 1.2.2.5. Cap_Mount 1.2.2.6. X2Y_Mount 1.2.2.7. Library 1.2.2.8. Enlarged_Graph
1.2.2.1. System_Decap x
1.2.2.1.1. Device Selection セクション 1.2.2.1.2. Power Rail Data and Configuration セクション 1.2.2.1.3. VRM Data セクション 1.2.2.1.4. Rail Group Summary セクション 1.2.2.1.5. VRM Impedance セクション 1.2.2.1.6. BGA Via セクション 1.2.2.1.7. Plane セクション 1.2.2.1.8. Spreading セクション 1.2.2.1.9. スプリットプレーンの実装 1.2.2.1.10. FEFFECTIVE セクション 1.2.2.1.11. Decoupling セクション 1.2.2.1.12. Results Summary セクション 1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
1.2.2.2. スタックアップ x
1.2.2.2.1. Stackup Data 1.2.2.2.2. Full Stackup
1.2.2.7. Library x
1.2.2.7.1. 2 端子デカップリング・コンデンサー 1.2.2.7.2. バルク・コンデンサー 1.2.2.7.3. X2Y デカップリング・コンデンサー 1.2.2.7.4. BGA ビアおよびプレーン・キャパシタンス 1.2.2.7.5. VRM ライブラリー 1.2.2.7.6. スプレッディングR およびL 寄生成分 1.2.2.7.7. 誘電体材料ライブラリー 1.2.2.7.8. ユーザー設定のFEFFECTIVE
1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン x
1.2.3.1. 配置前の説明 1.2.3.2. 単一レールのシナリオにおけるデカップリングの導出 1.2.3.3. 電源共用のシナリオにおけるデカップリングの導出
1.2.4. Z EFF のトラブルシューティング x
1.2.4.1. 高いZEFF を修正するための戦略
1.3. PDN ツールのセットアップと結果の最適化 x
1.3.1. PCB スタックアップの設定 1.3.2. パワーグループの設定 1.3.3. プレレイアウトにおける最適化 1.3.4. より良い精度のためのさらなる最適化 1.3.5. 相互関係
1.3.1. PCB スタックアップの設定 x
1.3.1.1. デバイスの選択 1.3.1.2. スタックアップ・データの入力
1.3.1.2. スタックアップ・データの入力 x
1.3.1.2.1. カスタム誘電材料の使用
1.3.2. パワーグループの設定 x
1.3.2.1. レールの選択 1.3.2.2. Rail Group Summary 1.3.2.3. VRM Impedance 1.3.2.4. BGA Via 1.3.2.5. プレーンの計算 1.3.2.6. プレーン・スプレッディングの寄生成分 1.3.2.7. FEFFECTIVE およびデカップリング結果の要約
1.3.3. プレレイアウトにおける最適化 x
1.3.3.1. コンデンサー・モデルの確認 1.3.3.2. デキャップ数の最適化
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

1.2.3.2. 単一レールのシナリオにおけるデカップリングの導出

単一レールのシナリオでは、電源はFPGA デバイス上の1 つの電源レールだけに接続されます。単一レールのダイナミック電流の変更によりPDN のノイズが発生します。選択されたレールだけに関連するパラメーターに基づいてZTARGET およびFEFFECTIVE を決定します。

PDN ツール2.0 は、デカップリング・ネットワークを導出する2 つの方法を提供します。必要な情報を使用してツールを設定し、ツールによりシステムのためのPDN デカップリングを導出することができます。また、マニュアルで情報を入力してデカップリングを導出することもできます。所望のコンデンサーの組み合わせを導出するには、以下を実行します。

  1. 対象とするデバイス/電源レールを選択します。
  2. PDN コンポーネントに関するパラメーター設定を選択します。
  3. ZTARGET およびFEFFECTIVE を設定する電気的パラメーターを入力します。
    適切なデカップリング・ガイドライン (ZTARGET およびFEFFECTIVE) を得るために入力するパラメーターについて適切な見積もりを行う必要があります。これらのガイドラインは最悪のシナリオに基づいて決める必要がありますが、悲観的な設定では実現が困難なガイドラインができあがり、PCB デカップリングが過剰設計になります。
  4. PCB のデカップリング方式を決定します。

    Decoupling Capacitor (Mid/High Frequency) フィールドとDecoupling Capacitor (Bulk) フィールドのPCB コンデンサーの数と値を調整して、プロットされたZEFF をFEFFECTIVE までZTARGET 以下に保つ必要があります。選択した電源レールのデカップリングをマニュアルで導出できます。また、Auto Decouple ボタンを選択して、PDN ツール2.0 がデカップリング・ソリューションを自動的に決定できるようにすることもできます。デザインの目標を満たすコンデンサーの組み合わせが見つからない場合は、2 のパラメーターを変更してみてください。たとえば、 BGA_VIA タブでBGA ビア長を削減し、プレーン・スプレッディングにlow オプションを使用することによって、Calculate オプションで使用されるBGA ビア・インダクタンスを減らすことができます。これらの変更により、寄生インダクタンスが減少し、デカップリング目標を達成しやすくなります。Low のスプレッディング設定を実現するには、FPGA デバイスの近くで中高周波のPCB コンデンサーを配置する必要があります。電源プレーンとグランドプレーンの間の誘電体の厚さも最小限に抑える必要があります。ZEFF が高すぎる場合、またはデカップリング用のコンデンサーの数が多すぎる場合は、ZEFF のトラブルシューティングを参照してください。

上記の変更でZTARGET の要件を満たすことができない場合、そのデザインのPDN は、ZTARGET およびFEFFECTIVE で入力した電気的パラメーターにおいて物理的限界に達している可能性があります。これらのパラメーターが悲観的すぎないかどうか再点検する必要があります。

図 21. Z EFF の拡大プロットこのサンプル・インピーダンス・プロットは、1SG280LU_F50 VCC 電源レール用です。ここでは、最小電圧供給が0.8 V であり、Idynamic が50 A であり、ダイナミック電流変化がIdynamic の30％ であり、そしてダイの最大許容ノイズ耐量が電源電圧の5％ であると仮定します。VCC レールには169 の電源BGA ビアがあります。BGA ビアの長さは20 ミルと仮定されています。

PDN ツール2.0 は、ZTARGET が0.0027Ωであり、FEFFECTIVE が13.58 MHz であると計算しました。上の図は、デザイン目標を達成するためにユーザーが選択可能なコンデンサーの組み合わせの1 つを示しています。このプロットに示すように、ZEFF はFEFFECTIVE までZTARGET よりも低く保たれています。多数の組み合わせがありますが、理想的な解決策は、ZTARGET 以下の平坦なインピーダンス・プロファイルを実現するために必要なコンデンサーの個数と種類を最小限にすることです。

関連情報
レベル 2 の表題