インテルのみ表示可能 — GUID: joc1409532189997
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409532189997
Ixiasoft
1.4. 改訂履歴
日付 | バージョン | 変更内容 |
---|---|---|
2017年11月 | 2017.11.27 |
|
2017年6月 | 2017.06.05 | 以下の内容を変更しました。
|
2016年12月 | 2016.12.09 | 以下の内容を変更しました。
|
2016年10月 | 2016.10.31 |
|
2016年6月 | 2016.06.15 | 以下の内容を変更しました。
|
2015年11月 | 2015.11.02 | 以下の内容を変更しました。
|
2015年7月 | 2015.07.06 | 以下の内容を変更しました。
|
2015年3月 | 2015.03.06 | 以下の内容を変更しました。
|
2014年9月 | 2014.09.29 |
|
2014年9月 | 2014.09.12 | 初版 |