インテルのみ表示可能 — GUID: joc1409453484852
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409453484852
Ixiasoft
1.2.2. PDN ツール2.0 の主なタブ
PDN ツール2.0 のアプリケーション・ヘルプの下部にあるタブは、インピーダンス・プロファイルを計算します。
タブ | 説明 |
---|---|
Release_Notes | 法的な免責事項、ツールの改訂履歴、およびユーザーの同意が記載されています。 |
Introduction |
PDN ツール2.0 の一部としてモデル化された回路の略図を表示します。また、以下の関連情報も提供します。
|
System_Decap | システムをデカップリングできる主なタブです。アプリケーションを起動すると、デフォルトで表示されます。このタブには、選択したFPGA デバイスの電源共有方式を入力し、入力に基づいてデカップリングを導出するためのインターフェイスが用意されています。 |
Stackup | PDN ツールにスタックアップ情報を入力するためのインターフェイスを提供します。 |
Library | 他のタブによって呼び出されるさまざまなライブラリー (コンデンサー、誘電体材料など) を指します。これらのライブラリーの一部として記載されているデフォルト値を変更することができます。 |
BGA_Via | デザイン固有のビア・パラメーターおよびビアの数に基づきBGA マウンティング・インダクタンスを計算するインターフェイスを提供します。 |
Plane_Cap | デザイン固有のパラメーターに基づきプレーン・キャパシタンスを計算するインターフェイスを提供します。 |
Cap_Mount | コンデンサーの2 通りの向き (Via on Side [VOS] (側面のビア) 、およびVia on End [VOE] (両端のビア) ) についてコンデンサーのマウンティング・インダクタンスを計算するためにデザイン固有のパラメーターを入力するインターフェイスを提供します。 |
X2Y_Mount | X2Y タイプのコンデンサーについてコンデンサーのマウンティング・インダクタンスを計算するためにデザイン固有のパラメーターを入力するインターフェイスを提供します。 |
Enlarged_Graph | System_Decap タブに示すZ プロファイルの拡大図を提供します。 |