インテルのみ表示可能 — GUID: zdh1506361144296
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: zdh1506361144296
Ixiasoft
1.3.2.5. プレーンの計算
レイヤー位置の仮定に基づいて、ツールは自動的にプレーンR とC を計算します。
- Stackup タブをクリックします。
- Plane Length とPlane Width の各フィールドに、予想されるプレーンの長さと幅の値を入力します。
これは、レイアウトデザインがすでに進行中の場合における見積もりの最良方法です (次の図を参照) 。
図 28. プレーンサイズの見積もりこのツールは、VRM からFPGA までのプレーンサイズのみを測定します。 - Full Stackup テーブルで、ターゲット (電源) とリファレンス (グランド、最大2 レイヤー) として使用するレイヤーを選択します。
- Full Stackup テーブルの左側にあるImport Geometries をクリックします。
- Plane_Cap タブをクリックします。
ツールは、プレーンの寄生成分を自動的に更新します。
- Import the calculated Plane R & Plane C to regulator Group フィールドでレギュレーター・グループ数を変更し、Import Plane R&C をクリックします。
図 29. Plane_Cap テーブル
- System_Decap タブをクリックし、ツールが寄生成分を更新したことを確認します。
注: PDN ツールは、単一電源に対してマルチレイヤ・デザインをサポートしていません。ただし、各電源レイヤーに対して1 から6 までの手順を繰り返し、最終キャパシタンスのために各電源の各キャパシタンスおよび組み合わせキャパシタンスの推定寄生数値を保ち、各電源の抵抗をパラレルに計算して最終抵抗を求めることができます。たとえば、おおよそ同じプレーンサイズのレイヤー9 およびレイヤー10 の両方が1 つの電源レールを有する場合、ツールは、次の図のようにFull Stackup テーブルの1 つの電源と1 つのリファレンス・レイヤーに基づいて寄生成分を計算します。したがって、最終キャパシタンスは0.0016 x 2 = 0.0032 μF になり、最終抵抗は0.001 / 2 = 0.0005 Ω になります。図 30. プレーンの寄生成分