デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

ダウンロード PDF
ID 683293
日付 12/15/2017
Public
ドキュメント目次
ドキュメント目次 x
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド x
1.1. 概要 1.2. PDN デカップリング手法レビュー 1.3. PDN ツールのセットアップと結果の最適化 1.4. 改訂履歴
1.2. PDN デカップリング手法レビュー x
1.2.1. PDN 回路トポロジー 1.2.2. PDN ツール2.0 の主なタブ 1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン 1.2.4. Z EFF のトラブルシューティング
1.2.1. PDN 回路トポロジー x
1.2.1.1. ZTARGET 1.2.1.2. FEFFECTIVE
1.2.2. PDN ツール2.0 の主なタブ x
1.2.2.1. System_Decap 1.2.2.2. スタックアップ 1.2.2.3. BGA_Via 1.2.2.4. Plane_Cap 1.2.2.5. Cap_Mount 1.2.2.6. X2Y_Mount 1.2.2.7. Library 1.2.2.8. Enlarged_Graph
1.2.2.1. System_Decap x
1.2.2.1.1. Device Selection セクション 1.2.2.1.2. Power Rail Data and Configuration セクション 1.2.2.1.3. VRM Data セクション 1.2.2.1.4. Rail Group Summary セクション 1.2.2.1.5. VRM Impedance セクション 1.2.2.1.6. BGA Via セクション 1.2.2.1.7. Plane セクション 1.2.2.1.8. Spreading セクション 1.2.2.1.9. スプリットプレーンの実装 1.2.2.1.10. FEFFECTIVE セクション 1.2.2.1.11. Decoupling セクション 1.2.2.1.12. Results Summary セクション 1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
1.2.2.2. スタックアップ x
1.2.2.2.1. Stackup Data 1.2.2.2.2. Full Stackup
1.2.2.7. Library x
1.2.2.7.1. 2 端子デカップリング・コンデンサー 1.2.2.7.2. バルク・コンデンサー 1.2.2.7.3. X2Y デカップリング・コンデンサー 1.2.2.7.4. BGA ビアおよびプレーン・キャパシタンス 1.2.2.7.5. VRM ライブラリー 1.2.2.7.6. スプレッディングR およびL 寄生成分 1.2.2.7.7. 誘電体材料ライブラリー 1.2.2.7.8. ユーザー設定のFEFFECTIVE
1.2.3. PDN ツール2.0 を使用したPCB デカップリングのデザイン x
1.2.3.1. 配置前の説明 1.2.3.2. 単一レールのシナリオにおけるデカップリングの導出 1.2.3.3. 電源共用のシナリオにおけるデカップリングの導出
1.2.4. Z EFF のトラブルシューティング x
1.2.4.1. 高いZEFF を修正するための戦略
1.3. PDN ツールのセットアップと結果の最適化 x
1.3.1. PCB スタックアップの設定 1.3.2. パワーグループの設定 1.3.3. プレレイアウトにおける最適化 1.3.4. より良い精度のためのさらなる最適化 1.3.5. 相互関係
1.3.1. PCB スタックアップの設定 x
1.3.1.1. デバイスの選択 1.3.1.2. スタックアップ・データの入力
1.3.1.2. スタックアップ・データの入力 x
1.3.1.2.1. カスタム誘電材料の使用
1.3.2. パワーグループの設定 x
1.3.2.1. レールの選択 1.3.2.2. Rail Group Summary 1.3.2.3. VRM Impedance 1.3.2.4. BGA Via 1.3.2.5. プレーンの計算 1.3.2.6. プレーン・スプレッディングの寄生成分 1.3.2.7. FEFFECTIVE およびデカップリング結果の要約
1.3.3. プレレイアウトにおける最適化 x
1.3.3.1. コンデンサー・モデルの確認 1.3.3.2. デキャップ数の最適化
1. デバイス固有の電源供給ネットワーク (PDN) ツール2.0 ユーザーガイド

1.1. 概要

インテルPDN ツール2.0 は、PCB 設計者が効率的なPCB デカップリング戦略を開発するために必要なデカップリング・コンデンサーの数、値、および種類を見積もるのに役立ちます。これは広範なプレレイアウト・シミュレーションを経ることなく、早期デザイン段階で実行できます。

PDN ツール2.0 は、入力に基づいてインピーダンス・プロファイルを計算するMicrosoft Excel ベースのスプレッドシートです。所与の電源に対して、スプレッドシートは、インピーダンス・プロファイルおよび所望のインピーダンス目標 (ZTARGET) を満たすためのコンデンサーの最適数を計算するための基本デザイン情報のみを必要とします。基本デザイン情報には、ボード・スタックアップ、過渡電流情報、リップル仕様などが含まれます。このツールは、デバイスおよび電源レール固有のPCB デカップリング・カットオフ周波数 (FEFFECTIVE) も提供します。PDN ツール2.0 で得られた結果は、暫定的な見積もりとしてのみ意図されており、仕様としてではありません。インテルでは、正確なインピーダンス・プロファイルを得るために、Cadence PowerSI、Ansys SIWave、Cadence Allegro PCB PI など、利用可能なEDA ツールを使用したポストレイアウト・シミュレーション手法を推奨しています。

PDN ツール2.0 には2 つのバージョンがあります。1 つのバージョンは、20 nm デバイス (14 nm インテル® Stratix® 10 デバイスも含む) 用で、もう1 つのバージョンは、以下にリストされた他のすべてのデバイス用です。インテルデバイス固有のPDN ツール2.0 でサポートされているデバイスファミリーは、Release Notes タブの上部に表示され、以下のものが含まれています。

  • 14 nm デバイス：
    • インテル® Stratix® 10 GX
  • 20 nm デバイス：
    • インテル® Arria® 10
    • インテル® Cyclone® 10 GX
  • 28 nm デバイス：
    • Arria V
    • Arria V GZ
    • Cyclone® V
    • Stratix® V
  • 40 nm デバイス：
    • Arria II GZ
  • 55 nm デバイス：
    • インテル® MAX® 10
  • 60 nm デバイス：
    • Cyclone® IV E およびGX
関連情報
レベル 2 の表題