インテルのみ表示可能 — GUID: nfi1507655484066
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: nfi1507655484066
Ixiasoft
1.3.3.2. デキャップ数の最適化
このツールはコードベースのスプレッドシートなので、ZPDN がFEFFECTIVE までZTARGET を満たすまでデカップリング・コンデンサーの数を増やし続けます。PDN ツールの最大デキャップ数は301ea です。
- Decoupling モードをAuto からManual に変更します。
図 34. マニュアルでのデカップリング結果の要約:最適化前
- インピーダンス・プロットを慎重に観察し、各コンデンサーの数を最適化してください。
図 35. マニュアルでのデカップリング結果の要約:最適化後、ラウンド1マニュアルで最適化した後、301ea デカップは、同じZTARGET 下で同様のZPDN プロファイル (赤い曲線) を維持しながら、劇的に124ea に減少します。図 36. マニュアルでのデカップリング結果の要約:最適化後結果、ラウンド1異なる周波数での違反が少量であれば、デキャップ数を減らすことができます。前後の結果を以下に示します。