インテルのみ表示可能 — GUID: mcn1464335371712
Ixiasoft
I/O同時スイッチング・ノイズ
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | 電圧レベルを可能な限り同時に切り替えるピンの数を減らします。 | |
2 | 差動I/O規格と低電圧規格を、高スイッチングI/Oに対して使用します。 | |
3 | より低いドライブ強度を、高スイッチングI/Oに対して使用します。デフォルトのドライブ強度設定は、デザイン上必要な設定よりも高い場合があります。 | |
4 | 各バンク内の同時スイッチング出力ピンの数を減らします。可能な場合、出力ピンを複数のバンクに広げます。 | |
5 | スイッチングI/Oをバンク全体に均等に分散させ、特定領域内のアグレッサーの数を減らして、SSNを減らします (バンク使用率が100% を十分に下回っている場合)。 | |
6 | 同時スイッチング・ピンを、SSNの影響を受けやすい入力ピンから隔離します。 | |
7 | 重要なクロックおよび非同期コントロール信号は、グランド信号の近くに配置し、大きなスイッチング・バスから離します。 | |
8 | I/OピンがPLLの電源ピンから1本または2本分しか離れていない場合は、スイッチング速度が速いピン、またはドライブ強度の高いピンとして使用することは避けます。 | |
9 | スタガード出力遅延を使用して、出力信号を経時的にシフトするか、調整可能なスルーレート設定を使用します。 | |
10 | PLL出力クロックが存在するI/Oバンク内の非終端SSOピンの数を制限して、 Intel® Stratix® 10 I/O PLLクロック出力ジッター・パフォーマンスの仕様を実現します。 |
SSNが懸念されるのは、あまりに多くのI/Oが (近接して) 同時に電圧レベルを変更する場合です。I/Oとクロック接続のプランニングを推奨事項に従って行います。