インテルのみ表示可能 — GUID: mcn1464169922530
Ixiasoft
デカップリング・コンデンサー
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | PDNツールを使用して、電源分配ネットリストおよびデカップリング・コンデンサーをプランニングします。 |
ボードのデカップリングは、定格デバイスのパフォーマンスを確保しながら、全体的な電源インテグリティーを向上させる上で重要です。
Intel® Stratix® 10デバイスに内蔵されているオンダイ・デカップリング・コンデンサーでは、高周波デカップリングを提供しています。このような低インダクタンス・コンデンサーでは、電源ノイズ抑制による優れた電源インテグリティーのパフォーマンスと、外部PCBデカップリング・コンデンサー数の削減による、ボードスペースの節約、コスト削減、およびPCBデザインの大幅な簡素化を図ります。
インテルで作成した電源分配ネットワーク (PDN) デザインツールは簡便で、ボードレベルのPDNの最適化をグラフィカルに行います。ボードレベルのPDNの目的は、電力およびリターン電流の分配を電圧調整モジュール (VRM) からFPGA電源に対して行うことです。PDNツールを使用することで、特定のデザイン用に最適化されたPDNデカップリング・ソリューションに迅速に到達することができます。
PDN設計者は、電源装置ごとにバルクおよびデカップリング・コンデンサーのネットワークを選択する必要があります。SPICEシミュレーションを使用して回路をシミュレーションすることもできますが、PDNデザインツールでは、高速、正確、かつインタラクティブな方法でデカップリング・コンデンサーの適切な数を決定し、コストとパフォーマンスのトレードオフの最適化を図ります。