PLL機能ガイドライン
| 番号 | チェック欄 | チェック項目 |
|---|---|---|
| 1 | パラメーター・エディターでPLL機能をイネーブルし、設定を確認します。 |
システム要件に基づいて、FPGAデザインに必要なクロック周波数、およびFPGAで使用可能な入力周波数を定義します。これらの仕様を使用してPLL方式を決定してください。 インテル® Quartus® Primeパラメーター・エディターを使用して、設定をIOPLL Intel® FPGA IPコアに入力し、その結果を確認して、特定の機能と入出力周波数を特定のPLLに実装できるかどうかを検証します。
Intel® Stratix® 10デバイスには、I/O PLLに加えてフラクショナルPLLも含まれています。フラクショナルPLLのコンフィグレーションは、整数またはエンハンスト・フラクショナルPLLとして行います。
I/O PLLとフラクショナルPLLを使用すると、ボード上で必要なオシレーターの数を削減することができます。また、FPGAで使用するクロックピンの削減は、複数のクロック周波数を単一のリファレンス・クロックソースから合成することで実現できます。さらに、フラクショナルPLLは、トランシーバーの送信クロッキングに使用することもできます。
Intel® Stratix® 10デバイスのPLLは豊富な機能を備えており、クロック・フィードバック・モード、スイッチオーバー、およびダイナミック・フェーズ・シフトなどの高度な機能をサポートしています。