インテルのみ表示可能 — GUID: mcn1463649119568
Ixiasoft
デザインフロー
デザインフローのステージ | 説明 |
---|---|
システム仕様 | デザイン仕様、IP選択のプランニング |
デバイスの選択 | デバイス情報、デバイスタイプと集積度の決定、パッケージ、マイグレーション、およびスピードグレード |
システムおよびボードの早期プランニング | 消費電力および熱見積もり、温度管理オプション、コンフィグレーション・スキームのプランニング、オンチップデバッグのプランニング |
ボードデザインのピン接続に関する考慮事項 | パワーアップ、電源ピン、PLL接続、デカップリング・コンデンサー、コンフィグレーション・ピン、シグナル・インテグリティー、ボードレベルの検証 |
I/Oおよびクロックのプランニング | ピン配置、早期ピン・プランニング、I/O機能と接続、メモリー・インターフェイス、クロックとPLL選択、SSN (同時スイッチング・ノイズ) |
デザインエントリー | コーディング・スタイルおよびデザインの推奨事項、プラットフォーム・デザイナー、階層デザインまたはチームベースのデザインのプランニング |
デザインの実装、解析、最適化、および検証 | 合成ツール、デバイス使用率、メッセージ、タイミング制約と解析、エリアとタイミングの最適化、コンパイル時間、検証、電力解析と最適化 |
図 1. Intel® Stratix® 10デバイスのデザインフロー