コンフィグレーション機能
| 番号 | チェック欄 | チェック項目 |
|---|---|---|
| 1 | コンフィグレーション・スキームとボードによって、必要な機能 (デザイン・セキュリティー、リモート・アップグレード、シングル・イベント・アップセット (SEU) 軽減など) がサポートされていることを確認します。 |
このセクションでは、 Intel® Stratix® 10のコンフィグレーション機能、およびその機能がデザインプロセスにどのように影響するかを説明します。
コンフィグレーション・ビットストリームの圧縮
コンフィグレーション・ビットストリームの圧縮は、 Intel® Stratix® 10のコンフィグレーションで常にイネーブルです。 インテル® Quartus® Prime開発ソフトウェアでは、コンフィグレーション・ファイルを生成するのに、圧縮されたコンフィグレーション・データを使用します。この圧縮ファイルによって、コンフィグレーション・デバイスまたはフラッシュメモリーのストレージ要件が軽減され、コンフィグレーション・ビットストリームを Intel® Stratix® 10デバイスに転送するのに必要な時間が短縮されます。
コンフィグレーション・ビットストリームの圧縮により、Avalon-ST×8、×16、×32などのパッシブ・コンフィグレーション・スキームでは、場合によっては、外部コンフィグレーション・ホストによるコンフィグレーション・データの送信を一時停止するために、 AVST_READY 信号のデアサートが必要です。
コンフィグレーション・ビットストリーム暗号化を使用したデザイン・セキュリティー
デザイン・セキュリティー機能によって、 Intel® Stratix® 10デザインは、コピー、リバース・エンジニアリング、および改ざんから保護されます。 Intel® Stratix® 10デバイスに備えられた機能では、コンフィグレーション・ビットストリームの解読にAESアルゴリズムを使用します。これは、FIPS-197認証の業界標準暗号化アルゴリズムです。 Intel® Stratix® 10デバイスのデザイン・セキュリティー機能では、256ビットのセキュリティー・キーを使用します。
デザイン・セキュリティー機能は、 Intel® Stratix® 10デバイスでサポートされているすべてのコンフィグレーション・スキームで使用できます。
SEU緩和
専用回路が Intel® Stratix® 10デバイスに内蔵されているのは、エラー検出および訂正のためです。この機能をイネーブルすると、SEUの確認が継続的かつ自動的に行われます。これにより、 Intel® Stratix® 10デバイスに保存されたコンフィグレーション・データが正しいことを確認し、システムに警告してコンフィグレーション・エラーに注意を払うことができます。
SEU軽減機能を使用する場合、SDMピンを使用して、SEU_ERROR 機能を実装します。このピンでは、エラーにフラグ付けをして、システムによって適切な処置が取られるようにします。デザインのコンパイル前に、SEU_ERROR 機能をイネーブルし、未使用のSDMピンを選択して、SEU_ERROR 機能を インテル® Quartus® Prime開発ソフトウェアで実装してください。