I/Oシグナリング・タイプ
| 番号 | チェック欄 | チェック項目 |
|---|---|---|
| 1 | I/Oシグナリング・タイプのプランニングをシステム要件に基づいて行います。 | |
| 2 | ソフトウェアで、差動ピンペアのネガティブピン位置の割り当てができるようにします。 |
Intel® Stratix® 10デバイスでは、幅広い業界I/O規格をサポートしています。これには、シングルエンド、電圧リファレンス形式のシングルエンド、および差動I/O規格が含まれます。次の一般的ガイドラインに従ってシグナリング・タイプを選択してください。
シングルエンドI/Oシグナリングでは、シンプルなレール間インターフェイスが提供されます。その速度は、大きな電圧振幅とノイズによって制限されます。シングルエンドI/Oでは、システム内のリフレクションによって望ましくない影響が発生しない限り、終端は不要です。
電圧リファレンス形式のシグナリングでは、ピンからの同時スイッチング出力 (SSO) の影響が低減されると同時に、電圧レベルが変化します (例 : 外部メモリー・インターフェイス・データやアドレスバス)。また、電圧リファレンス形式のシグナリングでは、電圧スイングを低減してロジックの遷移速度を向上させ、終端要件のリフレクションによって発生するノイズを最小限に抑えます。ただし、追加の終端コンポーネントが、リファレンス電圧源 (VTT) に必要になります。
差動シグナリングでは、シングルエンド形式および電圧リファレンス形式のシグナリングのインターフェイス・パフォーマンスの障壁を排除します。これは、優れた速度で、追加の反転密結合データペアを使用して行われます。また、差動シグナリングでは、クリーンなリファレンス電圧が回避されます。これは、より低いスウィング電圧とコモンモード・ノイズ除去能力を有するノイズ耐量によって可能になります。この実装に対する考慮事項に含まれるのは、サンプリング・クロック生成専用のPLL要件および、反転ペアと非反転ペアとの間の位相差を排除するためのトレース長の一致です。
Intel® Stratix® 10のI/Oピンは、ペアで構成され差動規格をサポートしています。各I/Oピンのペアでは、差動入力または出力動作をサポートしています。例外として、差動入力動作のみをサポートする特定のクロックピンは除きます。デザイン・ソースコードでは、ピンを1つだけ定義して差動ペアを表し、ピン・アサインメントをペアの正の端に行います。差動I/O規格を指定すると、 インテル® Quartus® Prime開発ソフトウェアでは対応する負のピンを自動的に配置します。