FPGAピン・アサインメントの作成
| 番号 | チェック欄 | チェック項目 |
|---|---|---|
| 1 | インテル® Quartus® Prime Pin Plannerを使用してピン・アサインメントを作成します。 | |
| 2 | インテル® Quartus® Prime Fitterのメッセージとレポートを使用して、ピン・アサインメントのサインオフを行います。 | |
| 3 | インテル® Quartus® Primeのピン・アサインメントが、スケマティック・ツールおよびボード・レイアウト・ツールのピン・アサインメントと一致していることを確認します。 | |
| 4 | インターフェイス・プランナーを使用してインターフェイスおよびデバイス・ペリフェラルをプランニングします。デザインの合成後、インターフェイス・プランナーを使用して、正当なデバイス・フロアプランを迅速に定義します。インターフェイス・プランナーを使用したプランニングには、インターフェイス・プランナーの初期化、プロジェクト割り当ての調整、ペリフェラル要素とクロックの配置、プラン制約の インテル® Quartus® Primeプロジェクトへのエクスポートなど含まれます。 |
インテル® Quartus® Prime Pin PlannerのGUIを使用して、I/Oバンク、VREF グループ、および差動ピンのペアを特定し、I/Oプランニング・プロセスに役立てることができます。Pin Plannerスプレッドシートのインターフェイスを右クリックし、Pin Finderをクリックして特定のピンを検索します。移行デバイスが選択されている場合、Pin Migrationビューでは、移行デバイスで機能を変更するピンをハイライト表示して、現在選択されているデバイスと比較します。
デザインフローでスプレッドシートを普段から使用している場合は、Microsoft Excelスプレッドシートを インテル® Quartus® Prime開発ソフトウェアにインポートしてI/Oプランニング・プロセスを開始することができます。すべてのピンが割り当てられている場合、I/Oアサインメントを含むスプレッドシート互換 (.csv) ファイルをエクスポートすることもできます。
インテル® Quartus® Prime開発ソフトウェアでデザインをコンパイルする場合、FitterのI/O Assignment Analysisでは、アサインメントがすべてのデバイス要件を満たしていることを検証し、問題があればメッセージを生成します。
これで インテル® Quartus® Primeの設計者からピン位置情報をPCB設計者に渡すことができます。 インテル® Quartus® Prime開発ソフトウェアとスケマティックおよびボードレイアウト・ツール間のピン・アサインメントを一致させて、デザインが配置されているボード上での正しい動作を確認する必要があります。ピン配置の変更が必要な場合は特にそうです。Pin Plannerは、特定のPCBデザインEDA ツールと統合されており、これらのツールからピン位置の変更を読み出して、提案された変更を確認することができます。デザインをコンパイルすると、 インテル® Quartus® Prime開発ソフトウェアでは .pin ファイルが生成されます。このファイルを使用して、各ピンがボード・スケマティックで正しく接続されていることを確認します。