インテルのみ表示可能 — GUID: xqf1506710464791
Ixiasoft
6.1.5.2. インテル® Stratix® 10 FPGA開発キットのMSEL/DIPスイッチの変更
インテル® Stratix® 10 FPGA開発キットの前面にSW1のラベルのあるMSEL/DIPスイッチCvP操作。アクティブシリアルx4(Fastモード)を選択します。
コンフィグレーション手法 | MSEL[2..0] |
---|---|
AS(CvP用Fastモード) 5 | 001 |
5 AS高速モードをサポートするために、 インテル® Stratix® 10デバイスのVCCIO_SDM の完全なランプアップを推奨動作条件の10ms以内で行ってください。デバイスでのPOR終了からSDM起動までの遅延は、高速モードでは通常モードに比べて短くなるので、AS高速モードはCvPに対して推奨されるコンフィグレーション方式です。デバイスでは、PCIeの電源投入から起動までの所要時間要件100msに準拠可能です。