インテルのみ表示可能 — GUID: vpx1506467047825
Ixiasoft
6.1.1. PCI Express用 Avalon® -ST Intel Stratix 10 Hard IPの合成HDLファイルの作成
次の手順に従ってCvPを有効にし、合成HDLファイルを生成します。
- インテル® Quartus® Primeプロ・エディション開発ソフトウェアを開きます。
- Tools メニューで プラットフォーム・デザイナー をクリックします。Open Systemウィンドウが表示されます。
- Systemで+をクリックしてFile Nameを指定し、新しいプラットフォーム・デザイナー・システムを作成します。Createをクリックします。
- System Contentsタブで、デフォルトで表示されているclock_in および reset_in コンポーネントを削除します。
- IP Catalogで Avalon® -ST Intel Stratix 10 Hard IP for PCI Expressを探してダブルクリックします。新しいウィンドウが表示されます。
- IP Settingsタブで、デザイン・バリエーションのパラメーターおよびオプションを指定します。
- Example DesignsタブでSimulationオプションを選択してテストベンチを生成し、Synthesisオプションを選択して、ハードウェアデザインの例を生成します。
- Generated file formatにはVerilogのみが使用できます。
- Target Development Kitには希望のボードを選択してください。
- Generate Example Designボタンをクリックします。Select Example Design Directoryダイアログボックスが表示されます。OKをクリックします。ソフトウェアによって インテル® Quartus® Prime PCI Expressリファレンス・デザインのプロジェクト・ファイルが生成されます。生成が完了したらCloseをクリックします。デザイン例 pcie_s10_hip_ast_0_example_design がプロジェクト・ディレクトリーに作成されます。
- Finishをクリックします。現在のプロジェクトを終了して、生成されたPCI Expressデザイン例 (pcie_example_design.qpf) を開きます。
- CvPデザインを完成させるために、希望のトップレベル・デザインとその他の必要なモジュールを追加します。ピン・アサインメントについては、ユーザーによって前もって指定されたターゲットの開発キットに基づいて、すでに正しく割り当てられています。
もしくは、 インテル® Stratix® 10CvP初期化リファレンス・デザイン全部を下記のリンクからダウンロードすることもできます。
注: CvP更新のリファレンス・デザインは、最新バージョンの インテル® Quartus® Prime開発ソフトウェアでは使用できません。
関連情報