インテルのみ表示可能 — GUID: krl1491260243006
Ixiasoft
2.2.1. CvP初期化モード
このモードでは、外部コンフィグレーション・デバイスでペリフェラル・イメージを保存し、そのイメージのFPGAへのロードには、アクティブシリアルx4（Fastモード）コンフィグレーション手法を使用します。ホストメモリーではコアイメージを保存し、そのイメージは、 PCIe* リンクを介してFPGAにロードされます。
ペリフェラル・イメージのコンフィグレーションが完了すると、 CONF_DONE 信号がHighになり、FPGAによって PCIe* リンク・トレーニングが開始されます。 PCIe* リンク・トレーニングが完了すると、 PCIe* リンクはL0状態に移行し、次にホストで PCIe* リンクの列挙が完了できるようにします。その後 PCIe* ホストでは、 PCIe* リンクを介したコアイメージのコンフィグレーションを開始します。 PCIe* REFCLKは、ペリフェラル・イメージの送信前に実行してください。
コアイメージのコンフィグレーションが完了すると、 CvP_CONFDONE ピン（有効になっている場合）がHighになり、FPGAが完全にコンフィグレーションされたことを示します。
FPGAが完全にコンフィグレーションされると、FPGAはユーザーモードに入ります。 INIT_DONE 信号が有効な場合、 INIT_DONE 信号がHighになるのは、初期化が完了し、FPGAがユーザーモードに入った後です。
ユーザーモードの場合、 PCIe* リンクは一般的な PCIe* アプリケーションで利用可能です。