インテル® Stratix® 10 CvP (プロトコル経由コンフィグレーション) 実装 ユーザーガイド

ID 683704
日付 11/29/2018
Public
ドキュメント目次

8. インテル® Stratix® 10 プロトコル経由コンフィグレーション (CvP) 実装 ユーザーガイドの改訂履歴

ドキュメント・バージョン インテル® Quartus® Prime バージョン 変更内容
2018.11.29 18.1 次の図を修正しました。
  • 図:シングル・エンドポイント・トポロジー
  • 図:複数のエンドポイント・トポロジー
2018.09.24 18.1
  • CvP 更新モードは、 インテル® Quartus® Primeプロ・エディション 開発ソフトウェアの現在のバージョンでサポートされています。
  • 新しい項Implementation of CvP Update Modeを追加しました。
  • 図を変更しました。
    • 図:CvPコアイメージ更新のためのペリフェラル・イメージおよびコアイメージのストレージ配置
    • 図:シングル・エンドポイント・トポロジー
    • 図:複数のエンドポイント・トポロジー
  • 更新しました。図: CvP ドライバーのフローの項の CvP ドライバーのフロー
  • CVP_DATA2 レジスターは インテル® Stratix® 10デバイスでは現在機能していません。
  • 新しい項を追加しました。
    • CvP の制限と制約
    • CvP エラーの回復
    • インテル Stratix 10 プロトコル経由コンフィグレーション (CvP) 実装 ユーザーガイド・アーカイブ
2018.07.17 18.0
  • CvP モードの項に注記を追加して、 CvP 更新モードの インテル® Quartus® Primeプロ・エディション開発ソフトウェアの現在のバージョンでのサポートを明確にしました。
  • 変更しました。図:CvP初期化モードでの PCIe タイミングシーケンスの図表
2018.06.18 18.0
  • コンフィグレーション・イメージの項のペリフェラル・イメージとコアイメージの定義を修正しました。
  • 追加しました。図:CvP初期化モードでのPCIeタイミングシーケンスの図表および表:CvP 初期化モードでの電源投入シーケンスのタイミングCvP 初期化の情報
  • 変更しました。CvP トポロジーの章の図:シングル・エンドポイント・トポロジーおよび図:複数のエンドポイント・トポロジー
  • 注記を追加して インテル® 提供のLinuxドライバーのサポートを明確にしました。
  • 図: CvP ドライバフローを更新しました。
  • Registers for CvP 用 VSEC レジスターの項の CvP の VSEC レジスターを修正しました。
  • CvP 初期化モードの実装の項のマイナーアップデート。
日付 日付 変更内容
2017年12月 2017.12.18 初版