インテルのみ表示可能 — GUID: vth1506467686449
Ixiasoft
6.1. CvP初期化モードの実装
CvP初期化モードでは、ビットストリームをペリフェラル・イメージとコアイメージに分割します。ペリフェラル・イメージは、PCB上のローカル・フラッシュ・デバイスに格納されます。コアイメージはホストメモリーに格納されます。コアイメージをFPGAにダウンロードするには、PCI Expressリンクを使用してください。
初期化モードを インテル® Quartus® Primeプロ・エディション開発ソフトウェアで指定するには、CvP設定でInitialization and Updateを選択してください。また、Avalon-ST Intel Stratix 10 Hard IP for PCI Expressをインスタンス化してください。4
図 8. CvP初期化のための実装フロー例
CvP初期化デモンストレーション( インテル® Stratix® 10 FPGA開発キットに基づく)には、次の手順が含まれています。
4 CvPでは Avalon® -MMもサポートしています。