インテルのみ表示可能 — GUID: aqw1491597674923
Ixiasoft
4.1.1. FPGA電源ランプ時間要件
オープンシステムでは、デザインがFPGA電源の立ち上げ時間要件に準拠していることを確認してください。
パワー・オン・リセット (POR) 回路でFPGAがリセット状態に保たれるのは、電源出力が推奨動作範囲に達するまでの間です。PORイベントが発生するのは、FPGAの電源投入時から、電源供給が最大電源ランプ時間 tRAMP 内で推奨動作範囲に達するまでの間です。tRAMP が満たされない場合は、デバイスのI/Oピンとプログラミング・レジスターはトライステートのままです。その間はデバイスのコンフィグレーションが正常に行われないことがあります。
CvPの PCIe* リンクアップ時間を満たすための合計tRAMP は、最初の電源供給ランプアップから最後の電源供給ランプアップまでが10ms未満でなければなりません。MSEL設定でASx4高速モードを選択して、最短のPOR遅延を確保してください。
図 5. 電源供給ランプアップ時間とPOR